烧结相关问题.ppt

扩散与电阻的关系 * 三．方阻变化的影响 方块电阻小，电流会低点，电压会高点， 方块电阻大，电流会高点，电压会低点， 但是这些都是不是绝对的，要各种各样的配合，主要是考虑复合等方面的因素影响，做实验明确的结论 * 一．浆料方面 高阻-----配专用浆料，用波长比较稳定的烧结炉，烧结程度控制要比较精准. 低阻-----配高性能浆料，用热量穿透能力较强的烧结炉，烧结深度要能够加强。 做高阻对短路电流有一定的提高，但是FF不会很高，可以采取加细栅的方法，做高阻对烧结要求很高。 * 二．方阻测量和栅线设计 1.测试的方阻值大多都是整片测量，在方阻更高的情况下，想做到面内均匀恐怕是不易的。 2.低表面浓度的话，要多调调烧结工艺； 浅结的话，恐怕要改改栅线设计了，细线（80um）密栅应该要好很多。 方阻40 线宽125 根数44 方阻47 线宽110 根数47 * 四．方阻与串联和并联电阻的关系 1.关于并联电阻 并联电阻，主要原因是电池边缘漏电或者耗尽区内的复合电流引起。 把电池片当成一块普通的电池，它也会有并联电阻和串联电阻，这很正常。理论上来说，都希望并联电阻无穷大，但这时刻蚀时会刻的太过，在后道工艺中很容易造成崩边，所以只要有几十或上百欧就可以了。 * 图中RS即为串联电阻：包括电池的体电阻、表面电阻、电极电阻、电极与硅表接触电阻等 Rsh为旁漏电阻即为并联电阻，为硅片边缘不清洁及内部缺陷引起 ，串并联电阻对填充因子（FF）影响很大，串联电阻Rs越高，填充电流下降越多，填充因子减少的越多，并联电阻减少的越多效果相同。 * 3何为烧穿？ 3何为烧穿？ 通常我们所说的过烧Rsh会变小指的是烧结时正电极的银或铝被烧进P-N结而导致P-N被烧穿,从而致使Rsh较小. 4.过烧和欠烧 烧结是有过烧和烧结不足之分的，温度过高有可能导致过烧，过烧时过多的银硅合金相当于一层阻挡层，是不利于载流子的传输的，因此串联电阻变大，给人的感觉就是没有形成良好的欧姆接触，高掺杂是有利于欧姆接触的，因此温度不能太高！ * * 5. 并联电阻大小的决定因素: ①电池边缘漏电 ②耗尽区内的复合电流 解决方案: 因素主要是刻蚀,只要边缘刻干净就可以避免①的发生. ②,耗尽区即所谓的结区,耗尽区漏电是结区有金属离子，烧结时金属离子被烧进结区,而导致P-N结被烧穿,所以Rsh会变小. 通常我们所说的过烧Rsh会变小指的是烧结时正电极的银或铝被烧进P-N结而导致P-N被烧穿,从而致使Rsh较小. * 首先 烧结温度对结深的影响可以忽略不计(结不会移动) 其次 当低方阻时调高烧结温度，并不是因为不调就烧不透，而是此时调高温度会更有利于接触电阻 再次 接触电阻确实和结深没有任何的直接关系? 用数字来形象的说明一下这个问题吧 数字不一定准确，只定性说明 ? 40ohm/sq时 烧850度 串阻 6 mohm 20ohm/sq时 烧850度 串阻 5 mohm 20ohm/sq时 烧900度 串阻 4.5 mohm 又要问了，为啥40ohm/sq时不烧 900度呢，烧穿了 所以说低方阻时不是说不升高温度就不能良好接触，而是此时它的结深能够适应更高温的烧结，有一点需要明确，测试仪给出的Rs 并不是只有接触电阻部分，真正的接触电阻你只能通过TLM测量 * 说明一点：银电极和硅片表面是局部点接触，而非面接触。这也正是 “扩散浓度越高，所需烧结温度越高，得到的串联电阻就越低”的原因——高浓度扩散+高烧结温度=更大的金属-半导体接触面积，因而带来更低的接触电阻。 * P区 P+区 N区 Ag栅线 更低的扩散方块电阻——更深的扩散结； 更高的烧结温度——银与硅之间接触更好； 更低的方块电阻+更高的烧结温度=更低的接触电阻； 更高的方块电阻+更高的烧结温度=烧穿； 更低的方块电阻+正常烧结温度=非最优烧结温度； * 实际上，当烧结温度逐渐升高，银电极穿透n型层深度逐渐增加时，虽然Ag-Si接触电阻逐渐降低，但是在n型层内的薄层传导电阻却会明显增加。这是“过烧”最初期“过烧会导致串联电阻升高”的主要原因。 ? 烧结是有过烧和烧结不足之分的，温度过高有可能导致过烧，过烧时过多的银硅合金相当于一层阻挡层，是不利于载流子的传输的，因此串联电阻变大，给人的感觉就是没有形成良好的欧姆接触，高掺杂是有利于欧姆接触的，因此温度不能太高 * 结深与电性能关系－－－电流 * 结深与电性能关系－－－电压 *