加法器比较器new.pptVIP

Let’s have a review! 3.3译码器 重点:2-4线,3-8线译码器 I/O,功能,特点 3-8线译码器 : 可把A,B,C作为地址输入端, S1作为数据输入端,Y0-Y7作为数据分配端 7段显示译码器:4位8421BCD 7段代码 3.4数据选择器(多路开关) 四选一,八选一 特点:多输入,单输出 当输出端超过1个时，在得到第1个输出结果后，其他输出结果的化简应考虑能否利用前面得到的结果，从而简化电路。 * 3.4.3 加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001， 计算A+B。 0 1 1 0 1 0 0 1 1 加法运算的基本规则： (1) 逢二进一。 (2) 最低位是两个数最低位的叠加，不需考虑进位。 (3) 其余各位都是三个数(加数、被加数、低位来的进位)相加。 (4) 任何位相加都产生两个结果：本位和、向高位的进位。 用半加器实现 用全加器实现 一、半加器 半加运算不考虑从低位来的进位。设： A---加数；B---被加数；S---本位和；C---进位。 真值表 逻辑图 半加器 A B C S 逻辑符号 =1 A B S C 二、全加器： an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。 真值表 半加和： 所以，全加和： an bn cn-1 sn cn 全加器 逻辑图 逻辑符号 半加器 半加器 ?1 an bn cn-1 sn cn s s c c 例：用一片SN74LS183构成两位串行进位全加器。 D1 bn cn-1 sn cn 全加器 an bn cn-1 sn cn 全加器 an A2 A1 B2 B1 D2 C 串行进位 其它组件： SN74H83---四位串行进位全加器。 SN74LS283---四位超前进位全加器。 3.4.4 数字比较器 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 一、一位数值比较器 功能表 ?1 A B AB AB A=B A B AB AB A=B 逻辑图 逻辑符号 二、多位数值比较器 比较原则： 1. 先从高位比起，高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。 请根据这个原则设计一下：每位的比较应包括几个输入、输出？ A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 每个比较环节的功能表 四位数码比较器的真值表 a3 b3 ? ? ? 1 0 0 a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0 a3=b3 a2=b2 a1= b1 a0 b0 0 0 1 a3=b3 a 2=b2 a1= b1 a0 b0 1 0 0 a3=b3 a2=b2 a1b1 ? 0 0 1 a3=b3 a2=b2 a1 b1 ? 1 0 0 a3=b3 a2b2 ? ? 0 0 1 a3=b3 a2b2 ? ? 1 0 0 a3 b3 ? ? ? 0 0 1 比 较 输 入 输 出 a3 b3