集成电路设计技术与工具(CAD)--第7章 模拟集成电路晶体.pptVIP

第7章 模拟集成电路晶体管级设计与版图 7.1 引言 要求电路的每一个组成单元都必须是精确的，其性能与电路设计和版图设计的相关性比数字集成电路高得多。 * * 7.2 模拟集成电路设计流程图： 设计创意 + 仿真验证 AA 7.3 电路仿真 仿真分析类型； 工艺角仿真：工艺线以“工艺角”的形式给出器件的模型参数。其基本思想是将NMOS 和PMOS 晶体管的速度波动范围限制在四个角所确定的矩形内。 7.4 版图设计 7.4.1 版图设计过程 布图设计的输入是电路的元件说明和网表，其输出是设计好的版图。通常情况下，整个布图设计可分为划分(Partition)；布图规划(Floor-planning)；布局(Placement)；布线((Routing)和压缩(Compaction)。 一、划分 由于一个芯片包含上千万个晶体管，加之受计算机存储空间和计算能力的限制，通常我们把整个电路划分成若干个模块，将处理问题的规模缩小。划分时要考虑的因素包括模块的大小、模块的数目和模块之间的连线数等。 二、布图规划和布局 布图规划是根据模块包含的器件数估计其面积，再根据该模块和其它模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。 布局的任务是要确定模块在芯片上的精确位置，其目标是在保证布通的前提下使芯片面积尽可能小。 三、布线 布线阶段的首要目标是百分之百地完成模块间的互连，其次是在完成布线的前提下进一步优化布线结果，如提高电性能、减小通孔数等。 四、压缩 压缩是布线完成后的优化处理过程，它试图进一步减小芯片的面积。目前常用的有一维和二维压缩，较为成熟的是一维压缩技术。在压缩过程中必须保证版图几何图形间不违反设计规则。 整个布图过程可以用图来表示，布图过程往往是一个反复迭代求解过程。必须注意布图中各个步骤算法间目标函数的一致性，前面阶段的算法要尽可能考虑到对后续阶段的影响。 7.4.2 版图匹配设计 1）使用相同尺寸的叉指结构 2）尽可能采用大的栅长和栅宽的晶体管 3）要求匹配的晶体管在版图中排列方向须一致 4）应使晶体管的排列以中心对称 5）尽量减少金属布线通过晶体管的有源区 运放的版图 所有模块的布局 带隙电压基准源版图 * * * * *