dcdc转换器中双延迟链adc模块的设计word格式论文.docxVIP

州IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY1847448东南大学学位论文独创性声明本人声明所虽交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。研究生级名:问4日期:)-Q(A访东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布(包括刊登)论文的全部或部分内容。论文的公布(包括刊登)授权东南大学研究生院办理。研究生签名:t 低导师签名:穹化日期:圳。9.才摘要模数转换器(AI则是模拟倍号向数字借号转换的接口电路，在现代信号处理系统中被广泛使用。延迟链模数转换器由于其本身结构的特点，而具有高速、结构简单的优点，其功屁也较低，因此备受关注。本文基于对延迟链模数转换器工作原理和结构的研究，提山了双延迟链结构的模数转换器。建立了模型井分析关键模块对结果的影响，设计了一款4位16兆赫兹的双延迟链模数转换器及其版闹。双延迟链模数转换器有放的抵消了延迟链结构的模数转换器由于工艺偏蒜、温度等因素造成的影响，而且不需要外接控制信号。本文工作主要包括下面四个部分:1、从延JB.链棋数转换榕的原理着芋，分析了双延迟链AOC的原理。由于双延迟链模数转换器结构和性能的不间，电路设计中采用的模块也不间，因此文中详细分析了双延迟链模数转换器中采用的技术以及随着工艺和设计水平的提高山现的新的设计技术。2、基于SMIC 0.5μmCMC自混合信号工艺，设计和仿真了4位16兆赫兹的双延迟链模数转换器中的电路。设计的模块主要有: (1)主延迟链;(2)辅延迟链;(3)采样延迟链;(4)缓冲器;(5)详问器;(6)4位减法器。对各个电路模块进行了系统的分析，分析了各模块的作用及优缺点。3、进行了系统仿真，结果表明在输入斜坡信号时，未丢码，分析结果表明DNL=1.3LSB，1NL注1.65LS趴在输入200K赫兹正弦信号，采样频率为10兆赫蕴时，转换结果正确，分析结果表明SNDR= 5.0389础。4、最后设计了电路的版图，完成了后仿。并对比前仿、后仿的结果，误差很小。本文所设计的政延迟链A配是一种新颖的航结构，其结构简单、转换边度快、功耗低。适用于对i虚度要求高，而对精度要求相对较低的领域。希盟通过今后努力，能使此提ADC向着高速、高精度、低电压和低功耗的方向发展。关键词:模数转换器，双延迟链，DC/I汇转换器，SMIC0.5μm 刨出混合信号工艺AbstractAnalogtoDigitalConverter(航)istheinterfacecircuitoftheanalog signal converting todigitalsignalandusedwidelyinthesignalprocessingsystem.Becauseofitshighspeed，lowpowerandsimplestructure，delaylineADC ispaidformoreattention.Basedonresearchofthetheoryandstructureofthedelay-lineADC，themodelisstudiedandsomeb10ckshowto affecttheresu1tareanalyzed.A1so，a4bit16阳zdelay-lineADCisdesignedandsimulatedandsomeblock layoutsaredesigned.Fourpartsofourdiscussionsinc1udedinthispaperareasfo11ows:1、Frαnthedelay-1ineADCtheory，thetheoryofdelay-lineisresearched indetai1s. Because ofthestructureandtheperformanceofthedesignedADC，thedesigntechniquesareuseddifferent1yandsαnenewtechniquesa1eintroducedwiththesemiconductortechnicsanddesigningtechnology.2、BasedonSMIC O.5J.lm 侃侃mixed-signa1 model，a11the