原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
BP算法的脉动阵列结构在FPGA上的实现
第32 卷 第21 期 计 算 机 工 程 2006 年11 月
Vol.32 No. 21 Computer Engineering November 2006
博士论文 文章编号 1000 3428(2006)21 0018 04 文献标识码 A 中图分类号 TP 311
BP算法的脉动阵列结构在FPGA上的实现
郝智泉1,2 王贞松1,2
(1. 中国科学院计算技术研究所 北京 100080 2. 中国科学院研究生院 北京 100039)
摘 要 提出了一种用于实现BP 神经网络的串行输入串行输出的脉动阵列结构 在FPGA 上实现了基于该阵列结构的用于进行 A Z
的印刷体字符识别系统 文中对FPGA 中运算部件的微结构进行了讨论 实验结果表明 与软件实现相比用FPGA 实现神经网络算法能够
极大地提高BP 网络的学习和分类速度
关键词 神经网络 脉动阵列结构 BP 算法 FPGA
Realization of BP Algorithm in FPGA Based on
Systolic Array Architecture
HAO Zhiquan1,2, WANG Zhensong1,2
(1. Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100080;
2. School of Graduate, Chinese Academy of Sciences, Beijing 100039)
Abstract This paper presents a kind of systolic array architecture which is used to realize BP algorithm. It designs a characters recognition system
in FPGA based on this systolic array architecture. The micro architectures of the computing components in FPGA are analyzed. Experiment results
show that realizing BP algorithm in FPGA can improve the study and recognition speed.
Key words Neural networks; Systolic array architecture; BP algorithm; FPGA
神经网络算法在模式识别 信号处理 时间序列分析等 为论述方便 采用图 1 所示的神经元符号约定
领域有着广泛的应用 目前用软件实现神经网络算法 速度 o1
w1j wj 1
慢 所使用的计算机体积庞大 不适于嵌入式场合的应用 . oj wjk
文档评论（0）