电子技术 知识第8单元组合逻辑电路.pptVIP

为8个编码输入端，低电平有效； 为3个编码输出端，采用反码形式输出。 、YS、 均为使能端用于芯片的功能扩展。 为选通输入端，YS为选通输出端， 是扩展输出端。 2．10线—4线优先编码器74LS147（二—十进制优先编码器） 10线—4线优先编码器也称为二—十进制优先编码器。一位十进制数用4位二进制数来表示的编码方式称为二—十进制编码，简称BCD码，常用的BCD码是8421BCD码。完成BCD码编码的电路称为二—十进制编码器。 10线—4线优先编码器74LS147 的引脚图及逻辑符号 项目五　译码器的识别及应用 （一）二进制译码器 将输入的n位二进制代码译成相应的2 n个输出信号的电路，称为二进制译码器。 输 入 输 出 A1 A0 Y3 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 2线—4线译码器逻辑图 输入端EI为使能控制端，低电平有效。 （二）集成3线—8线译码器74LS138 74LS138的真值表 例：用3/8线译码器74LS138和两个与非门实现全加器。 解 全加器的函数表达式为： 将输入变量Ai、Bi、 Ci-1分别对应地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得： 因此得出： 接线图： （三）集成二—十进制译码器74LS42 把二—十进制代码翻译成10个十进制数字信号的电路，称为二—十进制译码器。 二—十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二—十进制译码器有4根输入线、10根输出线，所以又称为4线—10线译码器。 集成二—十进制译码器74LS42的引脚排列及逻辑功能示意图 D 输 入 输 出 A3 A2 A1 A0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 2 0 0 1 0 1 1 0 1 1 1 1 1 1 1 3 0 0 1 1 1 1 1 0 1 1 1 1 1 1 4 0 1 0 0 1 1 1 1 0 1 1 1 1 1 5 0 1 0 1 1 1 1 1 1 0 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 1 1 1 7 0 1 1 1 1 1 1 1 1 1 1 0 1 1 8 1 0 0 0 1 1 1 1 1 1 1 1 0 1 9 1 0 0 1 1 1 1 1 1 1 1 1 1 0 74LS42真值表 （四）显示译码器 用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 【学习目标】 1．理解组合逻辑电路的特点，掌握组合逻辑电路的分析与设计方法。 2．熟悉实用组合逻辑器件的功能和外部特性，并能正确选择和合理使用。 3．掌握组合逻辑电路的理论知识和实际应用技术，能设计实用、可靠、功能完善和经济指标好的组合逻辑新器件。 第八单元组合逻辑电路 第八单元组合逻辑电路 项目一 组合逻辑电路的分析与设计方法 项目二　加法器的识别及功能测试 项目四　编码器的识别及应用 项目三数值比较器的识别及功能测试 项目六　数据选择器的识别及功能测试 项目五　译码器的识别及应用 项目一 组合逻辑电路的分析与设计方法 组合逻辑电路：组合逻辑电路在某一时刻的输出状态由该时刻电路的输入信号决定，而与电路的原状态无关。 （一）组合逻辑电路的分析 图8-1 例8-1的图 （1）由给定的逻辑电路逻辑电路图逐级写出各输出端的逻辑表达式。 （2）对得到的逻辑表达式进行化简或逻辑变换。 （3）由简化的逻辑表达式列出输入、输出真值表。 （4）由真值表对逻辑电路进行分析，判断该电路的逻辑功能。 分析步骤如下： 例： 1、写出逻辑表达式 2、化简（与或表达式） 当3个输入变量A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时， F2=1 ；而当这个二进制数等于3或等于7时F1和F2都为1。因此，这个逻辑电路可以用来判别输入的3位二进制数数值的范围。 3、列出真值表 4、判断电路的逻辑功能 （二）组合逻辑电路的设计 （1）分析设计要求，指定实际问题的逻辑含义，确定电路的输入变量和输出变量，列出真值表。 （2）由真值表写出逻辑表达式。 （3）化简逻辑表达式并画出逻辑图，或者变换逻辑表达式选用恰当的中规模集成电路（MSI）器件实现电路。 设计步骤如下： 例8-2 设计一个3