- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子技术 知识(第2版)课件第9章时序逻辑电路.ppt
二 实验器材 数字逻辑实验箱,双踪示波器,数字万用表,元器件:74LS194、74LS00,导线若干 1. 功能测试 按图9-23连接电路,并按下表9-9改变0/1开关逻辑值,记录输出逻辑值。表中CP=0表示不按A/B按钮,CP=1表示0/1开关设定后按A/B按钮。 三 实验步骤 图9-23 移位寄存器的实验线路 2.构成环形计数器 图9-23中, =1,D3D2D1D0=0001,Q3与DSL相连。预置寄存器状态为0001后,使S1S0=10,按动A/B按键,观察寄存器状态变化,并记录,分析其实现的功能。 三 实验步骤 2.构成环形计数器 图9-23中, =1,D3D2D1D0=0001,Q3与DSL相连。预置寄存器状态为0001后,使S1S0=10,按动A/B按键,观察寄存器状态变化,并记录,分析其实现的功能。 三 实验步骤 三 实验步骤 表9-9 移位寄存器的实验表 S1 S0 DSL DSR CP Q3 Q2 Q1 Q0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 0 0 四 预习与思考 1.在送数后,若要使输出端改成另外的数码,是否一定要使寄存器清零? 2.使寄存器清零,除采用输入低电平外,可否采用左移的方法? 1.74LS194功能测试结论; 2.总结移位寄存器逻辑功能,画出波形图。 五 实验报告 9.5 实验2 计数器的功能测试 一 实验目的 1. 熟悉集成计数器逻辑功能和各控制端作用; 2.掌握计数器的使用方法。 二 实验器材 双踪示波器、数字逻辑实验箱、74LS161。 1.计数器功能测试 ① 按图9-24连接电路。使0/1开关全部为“1”,按动A/B开关,观察LED显示状态,并作记录; ② 在输出状态非全“1”情况下,LD端所接0/1开关变为“0”,观察LED显示状态,按动A/B开关后,再观察LED显示状态;改变预置数再观察按动A/B开关前后LED显示状态; ③ 将RD端所接0/1开关变为“0”,观察LED显示状态; ④ 使0/1开关全部为“1”,使能端(ET、EP)接低电平,按动A/B开关,观察能否实现计数。 2.按图9-25连接电路,CP接A/B开关,观察计数状态的变化过程,并记录该状态循环。 三 实验内容及步骤 掌握时序逻辑电路的分析方法; 掌握计数器典型芯片的原理、逻辑功能和使用; 了解寄存器典型芯片的原理、逻辑功能和使用 。 本章学习要求 第9章 时序逻辑电路 9.1 概述 9.2 计数器 9.3 寄存器 9.4 实验1 寄存器的功能测试 9.5 实验2 计数器的功能测试 9.6 综合实训 抢答器的分析与设计 9.7 数字电路原理图的识图 9.8 本章小结 9.9 习题 本章大纲 1.时序逻辑电路的特点和分类 按照电路状态转换情况不同,时序电路分为同步时序电路和异步时序电路两大类。同步时序电路中所有触发器的时钟端由同一时钟脉冲直接驱动,各触发器同时进行翻转。 按照电路中输出变量是否和输入变量直接相关,时序电路又分为米里(Mealy)型电路和莫尔(Moore)型电路。米里型电路的外部输出Z既与触发器的状态Qn有关,又与外部输入X有关。而莫尔型电路的外部输出Z仅与触发器的状态Qn有关,与外部输入X无关。 由触发器作存储器件的时序电路的基本结构框图如图9-1所示 。 9.1 概述 2.时序逻辑的表示方式 (1)逻辑函数:一般需用三组逻辑函数表示时序逻辑。 输出方程:Z(tn)=f[X(tn),Q(tn)],为组合逻辑部分的输出函数表达式; 驱动方程:W(tn)=g[X(tn),Q(tn)],为各触发器输入端的信号函数表达式; 特性方程:Q(tn+1)=h[W(tn),Q(tn)],为表达触发器逻辑功能的函数表达式。 图9-1 时序电路的基本结构框图 (2)状态转换表 (3)状态转换图 (4)时序波形图 3.时序逻辑电路的分析方法 分析时序逻辑电路的一般步骤: (1)观察逻
您可能关注的文档
最近下载
- 译林版英语五年级上册复习课件(语法知识含部分练习).ppt VIP
- Siemens西门子家电iQ300 滚筒洗衣机 9 kg 1200 转 分钟 WB24UMZ01W 使用 安装指南_2.pdf
- 子网掩码与子网的划分.ppt VIP
- 安徽多层商业建筑工程项目冬季施工方案.doc VIP
- 潜在失效模式及后果分析(DFMEA).xls VIP
- 矿建工程监理月报.doc VIP
- 手术患者深静脉血栓的预防.pptx VIP
- 最新国学《弟子规》ppt精品课件.pptx VIP
- 从村寺_祠堂看宗族对土族乡村社会_省略_制_基于景阳镇李氏土族的田野调查_张兴.pdf VIP
- 《金融经济学二十五讲》课后习题及答案.pdf VIP
原创力文档


文档评论(0)