基于fpgaviterbi译码器实现-implementation of viterbi decode based on fpga.docxVIP

下载本文档

5
0
约4.13万字
约 67页
2018-05-28 发布于上海
举报
版权申诉

基于fpgaviterbi译码器实现-implementation of viterbi decode based on fpga.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于fpgaviterbi译码器实现-implementation of viterbi decode based on fpga

ABSTRACTKeywords:convolutioncode,Viterbidecoder,FPGAdesign目录第一章引言........................................................11.1研究背景及开发意义...........................................11.2本文工作...................................................21.3本文安排...................................................3第二章纠错码基本原理和卷积码原理..................................42.1数字通信系统的组成.........................................42.2差错控制系统分类...........................................52.2.1重传反馈方式（ARQ）62.2.2前向纠错方式（FEC）62.2.3纠错方式（HEC）72.3纠错码的分类...............................................82.4线性分组码的基本概念.......................................92.4.1线性分组码的生成矩阵.................................102.4.2线性分组码的编码.....................................112.5卷积码基本原理............................................122.5.1卷积码的生成矩阵.....................................142.5.2卷积码编码...........................................162.6Viterbi译码算法192.6.1卷积码的译码.........................................192.6本章小结...................................................29第三章设计环境和设计方法.........................................303.1设计环境..................................................303.2设计方法..................................................313.3FPGA设计的基本原则333.4模块划分的技巧............................................363.5组合逻辑的注意事项........................................373.6Viterbi译码器的设计流程383.7小结......................................................384.2.3分支量度模块的设计...................................444.2.4加比选模块...........................................464.2.5最小路径量度状态选择模块.............................484.2.6溢出控制模块.........................................514.2.7幸存信息管理.........................................544.2.8其余模块的设计.......................................564.2.9顶层设计.............................................564.2.10下载验证............................................574.3本章小结...................................................58第五章总结.....................................................59致谢.............................................................