第5章 存储器系统 微型计算机原理与接口技术知识课件.pptVIP

5.3 只读存储器 可擦除可编程式EPROM 电可擦除可编程式E2PROM 闪存(FLASH) E2PROM，如28F040； EPROM的工作原理： 一个存储元由控制管T和 浮置栅雪崩注入式MOS管Tf组成， 称为FAMOS管； VCC S D 字线 数据线 T Tf Famos 一个典型的EPROM芯片2764 27系列的芯片： 2716 2732 2764 27128 27256 27512 2764的引脚含义： A0~A12：13根地址线，8K个存储单元； D0~D7：8根双向数据线，EPROM写入时：输入； 正常操作时：输出； CE：片选信号； OE：输出允许信号； PGM：编程脉冲输入；读操作时PGM=1; VPP：编程电压输入端，12.5V、 15V、21V、25V； 8 13 CE OE VPP PGM 编程写入 标准编程：在VPP端 加上50ms的负脉冲，就可将一个字节的数据写入相应的地址单元中。 快速编程：编程脉冲为100us 内存储器整体结构 八位机---单体存储器 8080、8085、8088 …… 00000H FFFFFH 双体存储器 8086、80286 1M …… 00001H FFFFFH 0.5M …… 00000H FFFFFH 0.5M 奇体 偶体 四体存储器80386、80486、Pentium 八体存储器Pentium pro BANK3 D31~D24 BANK0 D7~D0 BANK1 D15~D8 BANK2 D23~D16 BANK7 D63~D56 BANK4 D39~D32 BANK5 D47~D40 BANK6 D55~D48 BANK3 D31~D24 BANK0 D7~D0 BANK1 D15~D8 BANK2 D23~D16 CPU内部寄存器 高速缓存Cache SRAM SSRAM 内存 DRAM SDRAM 虚拟存储（硬盘） 微机存储器的层次结构 5.4 高速缓冲存储器cache 例：主频为733MHz的PⅢ，一次指令执行时间为1.35ns，同时期的内存SDRAM存取时间为7ns； 解决方法： 在基本总线周期中插入等待周期 采用快速SRAM 在CPU与DRAM中插入小规模高速SRAM，即cache 中央处理器 Cache 主存 Cache的工作原理基于： 程序和数据访问的局部性 CPU提前成批读入数据到cache 90%以上的时间在CPU与 cache间运行 Cache的大小： 是主存的1/128；如：64M的内存，cache应为512KB；命中率达90%以上； 系统的平均存取速度: cache存取速度×命中率+RAM存取速度×(1－命中率) 两级cache结构： L1---集成在CPU内，8K~64KB；工作频率与CPU相同； L2---放到CPU组件内，128K~2MB；工作频率与CPU内核的频率相同； 5.5 存储器管理 IBM-PC/XT 微机中内存空间分配 1.RAM区 2.保留区 3.ROM区 00000H 003FFH 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H FFFFFH 128K保留给显示卡 192K控制R0M，保留给 硬盘适配器、显示适配器 BIOS、BASIC使用 中断向量表 ROM区 作业 P244 1~11, 14 第5章存储器系统 内存储器的工作原理 内存储器与CPU的连接 5.1 概述 能够保存一位二进制信息的具有记忆功能的单元电路叫一个存储元，比如一个电容就可以是一个存储元； 8个存储元构成一个存储单元，可以保存一个字节的二进制信息； 许多存储单元构成了存储器； 存储器有两种基本操作：读操作和写操作； 一、存储器的分类 按存储器的系统结构划分： 主存储器(内存、主存） 辅助存储器（外存) 高速缓冲存储器cache 按存储介质分类 半导体存储器---用半导体器件组成的存储器称为半导体存储器。如晶体管－晶体管逻辑组成的TTL存储器、MOS六管存储器等； 磁性材料存储器：磁盘、磁带； 光盘等； 半导体存储器分类 随机存储器： 双极型半导体RAM，是以晶体管触发器作为基本存储电路，TTL电路；高速，功耗大、集成度低，成本高； MOS型RAM（Metal Oxide Semiconductor)低速，功耗低、成本低、集成度高； 静态SRAM是以双稳态触发器作为存储元 动态DRAM是用电容存储信息，需要刷新； 只读存储器ROM 掩膜式ROM 可编程式PROM 可擦除可编程式EPROM 电可擦除可编程式E2PROM b e c G S D 5.1.3 存储器芯片的主要技术指标 1、存储容量