第15章 触发器与时序逻辑电路 《电工电子技术知识》（电子课件）.pptVIP

15.1 集成触发器 15.1.1 RS触发器 1、基本RS触发器 图15-1基本RS触发器及逻辑符号 基本RS触发器输出与输入之间的关系: 2、同步RS触发器 在基本RS触发器的基础上增加两个控制门G3、G4和一个输入控制端CP（或用C表示），如图15-2（a）所示。 图15-2 同步RS触发器及其逻辑符号 CP=0时控制门G3、G4被封锁，基本RS触发器保持原来状态不变。只有当CP=1时，控制门被打开，电路才会接收输入信号，且当R=0、S=1时，触发器置1；当R=1、S=0时，触发器置0；当R=0、S=0时，触发器保持原来状态. 表15-2 同步RS触发器的功能表 图15-3同步RS触发器波形图 图15-5主从JK触发器波形图 15.1.3 D触发器和T触发器 1. D触发器 图15-6 D触发器逻辑符号 表15-4 D触发器的功能表 2. T触发器 表15-5 T触发器的功能表 图15-7 T触发器逻辑符号 T触发器的特怔方程: T’触发器的特怔方程: 15.1.4 触发器逻辑功能的转换 1. 将JK触发器转换为D触发器 图15-8 用JK触发器实现D触发器逻辑功能 2. 将JK触发器转换为T触发器 图15-9 用JK触发器实现T触发器逻辑功能 3. 将D触发器转换为T‘触发器 图15-10 用D触发器实现T’触发器逻辑功能 15.2寄存器 15.2.1数码寄存器 图15-11 四位数码寄存器 15.2.2移位寄存器 图15-12 4位右移移位寄存器 表15-6 4位右移移位寄存器的状态表 图15-13 4位左移移位寄存器 图15-14 74LS194的引脚排列图 表15-7 74LS194的功能表 图15-15 由74LS194构成的能自启动的4位环行计数器 15.3 计数器 15.3.1二进制计数器 1、异步二进制计数器 图15-16所示为用3个下降沿触发的JK触发器构成的3位异步二进制加法计数器，计数器脉冲CP加至最低位触发器F0的时钟端，低位触发器的Q端依次接到相邻高位的时钟端. 图15-16 3位异步二进制加法计数器 表15-8 3位二进制加法计数器的状态表 图15-17 3位二进制加法计数器波形图 图15-18 用上升沿触发的D触发器构成的4位异步二进制加法计数器 图15-19 上升沿触发的4位异步二进制加法计数器波形图 图15-20 3位异步二进制减法计数器 图15-21 3位异步二进制减法计数器波形图 表15-9 3位二进制减法计数器的状态表 2、同步二进制计数器