基于PLL技术射频信号数字调谐系统分析设计.docVIP

基于PLL技术射频信号数字调谐系统分析设计 　　摘要：本文以锁相环PLL（Phase-Locked Loops）技术为理论基础，通过对射频信号接收机本振（LO，Local Oscillator），即数字频率调谐部分的分析，提出了一种对低功耗BICMOS数字频率调谐电路的分析设计方法，详细分析了它的工作原理，并给出了具体电路，仿真波形以及分析数据。该电路的主要特点是采用可编程的分频器调谐频率分频比，从而使PLL系统自动锁定在想要的频率电压上，以此来控制压控振荡器VCO（Voltage Controlled Oscillator）经再次分频后形成LO输出。 　　关键词 ：锁相环；本振；压控振荡器；频率调谐；分频比 　　 　　Analysis and Design of RF Signal digital Tuning System Based 　　on a PLL Technology 　　 　　Abstract: The paper is based on Phase-Locked Loops technology with the analysis to Local Oscillator tuning of RF signal digital receiver. A method for BICMOS digital frequency tuning circuit with very low power dissipation is presented. The theory of the tuning system is demonstrated in detail, on its circuits and curves and data of simulation. The circuit adopts a programmable divider to decide a divide ratio which is needed. Consequently, the Phase-Locked Loops system will be locked on a concerned frequency. Accordingly, the Voltage Controlled Oscillator is operated to give a Local Oscillation frequency within a closed loop by a frequency divider, phase detector and a charge pump. 　　Key words: Phase-Locked Loops; Local Oscillator; Voltage Controlled Oscillator; frequency tuning; divide ratio 　　 　　1引言 　　 　　频率调谐系统作为信号接收机对信号筛选过程中重要的一部分，在便携式通信电子产品中得到广泛应用,。本文是基于PLL技术，分析设计射频信号接收机中的数字调谐部分。PLL的基本作用是把时钟频率调制到所需的频率上，并使这个频率锁定以达到稳定的输出。本篇文章分析的重点是在调谐系统内部，通过PLL控制外部振荡器的频率；难点是数字调谐部分中的可编程分频器，要根据设计要求计算分频比的理论值，然后推算分频器输入到输出的算法函数，根据算法函数设计出电路。 　　 　　2电路的原理与技术分析 　　 　　 2.1 电路工作原理 　　如图1所示，射频信号接收机数字调谐系统由压控振荡器（VCO），数字调谐部分和一个二分频器组成，而VCO与数字调谐部分又组成了锁相环结构，可以根据锁相环理论来设计电路。整个数字调谐系统结构如图2所示，VCO输出的振荡频率经过可编程分频器处理，与外部晶振提供的基准参考频率一同送入鉴频鉴相器进行比较。出于对功耗的考虑，本文选用32.768KHz晶体振荡电路设计，作为频率调谐系统的参考频率。 　　鉴频鉴相器输出驱动电荷泵，通过环路滤波器向压控振荡器提供调谐电流，用以调整变容二极管的电容值，修正压控振荡器输出频率。当可编程分频器输出频率与参考频率完全一致时，环路处于锁定状态，使压控振荡器输出频率固定，最终得到的频率再经2分频电路送入混频器。本设计使用两个不同时间常数的滤波器，在第一个阶段，环路必须快速响应，但后一个环路要有窄的带宽来限制噪声以达到好的信噪比。 　　 2.2 压控振荡器 　　 振荡器就是在直流电源供电的情况下，产生周期性变化的电压信号的电路。任何振荡器都可看作是一个在振荡频率处呈正反馈的环路。如图所示，Ha（w）为前向电路的传输函数，Hf（w）为反馈网络的传输函数。振荡器的起振条件为T（