第三章逻辑门电路电子.pptVIP

⒊多余端处理 防止干扰信号引入、稳定可靠；不改变电路的工作状态。 TTL门电路悬空相当于接高电平； CMOS门电路输入悬空会由于干扰破坏原来的逻辑状态。 常用方法： 与输入（与门、与非门、与或非门）： 接高电平（VCC） 并联 悬空（TTL） 或输入（或门、或非门）： 接地电平（GND） 原则： 第63页/共65页 ⒋ CMOS器件应用注意 ⑵焊接时人体及工具（电烙铁）要求接地。 ⑴采用绝缘栅工艺，易感应电荷，导致器件击穿，不要触摸管脚，尤其不要摩擦。 第64页/共65页 本章要求： 1.熟练掌握各种门的功能、外特性、主要性能参数（速度、负载能力、抗干扰能力、功耗）。 2.熟练掌握特殊门（OC门、三态门、传输门）的特点、用途。 3.了解各种门的结构原理。 作业： 3－5 （F2、F4） 3－6 本章完 第65页/共65页 ViVT=1.4V 时,相当输入低电平， 所以输出为高电平。 R较小时 R增大时 R??Vi??=VT 时，输入变高， 输出变低电平。此时Vi≡1.4V。 1.4V R 0 +5V R1 3k T1 A B C Ri Vi Vi=VT 时，T2、T5导通，Vb1＝2.1V,使Vi钳在1.4V。 R单位: KΩ 第31页/共65页 悬空的输入端（Ri＝∞）相当于接高电平。 2. 为了防止干扰，可将悬空的输入端接高电平（如Vcc）。 第32页/共65页 开门电阻 RON 关门电阻 ROFF 在保证与非门输出为低时， 允许输入电阻R的最小值。 在保证与非门输出为高时，允许输入电阻R的最大值。 RON＝2 KΩ ROFF＝0.8 KΩ 当RI≥ RON时， 相当输入高电平。 当RI≤ ROFF时， 相当输入低电平。 第33页/共65页 ⒊输出特性 ⑴输出低电平 说明: ⑴输出为低,灌电流负载。 IL F T4 T5 RL VCC IL 0 VOL 20mA 0.4V ⑵ T5饱和,Rce5很小,故IL上升时,VOL上升很慢,基本呈线性关系。 ⑶当VOL＞ VSL＝0.4V后，低电平输出逻辑关系被破坏,故IL灌受限制。 第34页/共65页 ⑵输出高电平 +5V F R4 R5 T3 T4 T5 RL IL 说明: ⑴输出为高,拉电流负载。 ⑵IL较小时,T3处在浅饱和区(VCE3 较大)，IL↑→IR4 ↑→VR4 ↑→VCE3 ↓→VO基本不变。 ⑶当IL＞5mA后,T3进入饱和区， VCE3＝VCES3保持不变，VO随IL上升而下降。 IL 0 VO 3.6V 2.4V 20mA 5mA IR4 ⑷当VOL＜VSH＝2.4V后,高电平输出逻辑关系被破坏,故IL拉 受限制。 第35页/共65页 门电路输出驱动同类门的个数 +5V R4 R2 R5 T3 T4 T1 前级 T1 T1 前级输出为 高电平时—拉电流负载。 ? ? ? ? IiH1 IiH3 IiH2 IOH ? ⑶扇出系数 因IL拉受限制，故负载数量有限。 第36页/共65页 +5V R2 R1 3k T2 R3 T1 T5 b1 c1 前级 IOL IiL1 IiL2 IiL3 前级输出为 低电平时—灌电流负载。 ? ? ? ? 因IL灌受限制，故负载数量有限。 第37页/共65页 输出低电平时，流入前级的电流（灌电流）： 输出高电平时，前级流出的电流（拉电流）： 一般与非门的扇出系数为8。 由于IOL、IOH的限制，每个门电路输出端所带门电路的个数有限，一般 N灌＞N拉。 第38页/共65页 ⑴工作速度 t ui o t uo o 50% 50% tpd1 tpd2 平均传输时间 ⒈主要性能 五、主要性能和主要参数 改进措施 主要取决于存储时间ts， 5管门电路 tpd＝40ns 有源泄放 抗饱和电路 第39页/共65页 +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 TTL与非门的改进 存在问题：TTL门电路工作速度相对较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。 ★有源泄放 由T6、R6和R3构成的有源泄放电路来代替T2射极电阻R3 R3 R6 T6 第40页/共65页 ?可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度。 平均 tpd＝2～4ns ★抗饱和电路 SBD特点： ①与普通二极管一样，具有单项导电性； ②开启电压低，约0.4V； ③多数载流子导电，电荷存储效应小。 原理：当Vbc＝0.4V时,SBD导通,将Ib分流,避免T进入深饱和。 原理：当Vbc＝0.4V时,SBD导通,将Ib分流,避免T进入深饱和。 第41页/共65页