逻辑门电路tang.pptVIP

6.传输延迟时间 1 A Y A Y t PHL t PLH 50% 50% (1)输出高电平转换为低电平的传输延迟时间tPHL：从输入上升沿幅值的50%对应的时刻起，到输出下降沿幅值的50% 对应的时刻止所需的时间。在tPHL期间，T5管由截止转换到饱和，主要对应于T5管的开通时间。 (2)输出低电平转换为高电平的传输延迟时间tPLH：从输入下降沿幅值的50%对应的时刻起，到输出上升沿幅值的50% 对应的时刻止所需的时间。在tPLH期间，T5管由饱和转换到截止，主要对应于T5管的关断时间。所以，tPLH大于tPHL。 (3)平均传输延迟时间tpd： end 第32页/共58页 2.2.3 TTL与非门/或非门/与或非门 1．TTL与非门 A B T 1 b 1 c 1 c 1 b 1 A B V V CC 5 = R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 b 1 T 2 T 3 T 4 T 5 c 1 X A B c 1 V V CC 5 = R 1 3k X 当A、B都是高电平时，T1的２个发射结都截止，T2、T5饱和，输出低电平； 当A、B中任何一个为低电平时，T1中与低电平相连的发射结导通，T2、T5截止，输出高电平；电路实现与非逻辑。 X=AB 第33页/共58页 2．TTL或非门 A R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 T ’ 1 B T ’ 2 R ’ 1 3k V V CC 5 = (3)当A为高电平时，T1的发射结截止，T2、T5饱和，输出低电平； (1) 当A、B都是低电平时，T1和T1’的发射结都导通，T2 、T2’和T5截止，输出高电平； (2) 当B为高电平时，T1’的发射结截止，T2’、T5饱和，输出低电平； (4)当A和B都为高电平时，T1和T1’的发射结都截止，T2、T2’、T5饱和，输出低电平。 电路实现或非逻辑 第34页/共58页 3．TTL与或非门 TTL 或非 门 A R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 T ’ 1 B T ’ 2 R ’ 1 3k V V CC 5 = TTL 与 或非门 A B R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 T ’ 1 C D T ’ 2 R ’ 1 3k V V CC 5 = X Z T1’和T1改为多发射极三极管，分别实现X=AB、Z=CD。 end 第35页/共58页 2.2.4 TTL 集电极开路门和三态门 TTL 与非门并联 ---- 电路烧坏！ A B V V CC 5 = R 1 3k R 4 100 Ω Y R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 C D V V CC 5 = R 1 3k R 4 100 Ω X R 2 750 Ω R 3 360 Ω R 5 3k T 1 T 2 T 3 T 4 T 5 G 1 G 2 AB=0 CD=1 普通TTL门输出端不能并联！ 实际中希望并联。因为通过并联可以扩展或增强的路的功能。 TTL 集电极开路门和三态门的输出端可以并联。 第36页/共58页 符号“◇”表示集电极开路, OC门正常使用时，必须外接电阻R，与T5形成反相器。 只有Y1和Y2同时为高电平时，Y才为高电平，即Y= Y1Y2，OC门的并联线实现逻辑与，简称为线与。 1.集电极开路门（OC门） 第37页/共58页