半导体封测驱动摩尔定律.pdfVIP

半導體封測驅動摩爾定律 矽穿孔（TSV ）封裝為下一個兵家必爭之地 SEMI and Ingrid Lee, Taipei ; Esther Lam, DIGITIMES 儘管摩爾定律（Moore’s Law ）仍持續前進，可是卻呈現有放慢的趨勢。日月光集團研發 中心總經理唐和明指出，半導體業現在處於 32nm 製程時代，預估到 2019 年左右會進 入 16nm 製程，這期間相差了約 11 年。 然而，愈來愈多的業者試圖打破摩爾定律，尋找如何能提升技術效益的方法。封裝業者 相信，他們能夠扮演推動產業下一世代成長的角色。 唐指出，封裝業的技術成長速度已勝過其他半導體業者。封裝產業的發展，在過去五年 的封裝型態數量即比過去 5~10 年間快了 4~5 倍。因此，當封裝及測試正不斷進步的同 時，反之，前段製程產業的進步速度則放慢。 產業所面臨的另一個挑戰是，投資於新一代尖端製程的設計成本相當龐大，而設計也愈 趨複雜。再者，現今市場是由消費性電子市場所主導，也就是說，消費者要求且期待的 是便宜、小巧及功能複雜的產品。 因此，半導體銷售業者尋求的是更獨特的設計或封裝方式。目前最普遍的封裝方式為在 一晶片上綜合所有技術於系統單晶片（SoC ）內，而封裝公司也已確實設計出附戴多功 能的晶片的解決方案。 唐指出，後段技術發展的趨勢在於「厚度空間的研發」。封裝廠已提供3D 封裝方案，以 系統級封裝（SiP ）為例，利用線接合（wirebond ）的方式連接晶片做堆疊，節省了模組 的空間。 半導體業者可依其需求選擇 SoC ，或是3D 封裝。一般來說，客戶追求尺寸更小、功能 更強的解決方案。但與此同時，業者也須考慮成本、效能、功能、產品面市、散熱性及 耗電性等等其他因素。 比如說，SoC 所需之設計成本與時間相對較高，過程的掌控較為困難，相較之下，SiP 技 術的風險小，適合用於大量與可長時間整合之應用，但整體性能則受其連接器的長度影 響。 然而，SiP 已演進成可與 SoC 並駕齊驅的方法，為不同的市場需求提供比 SoC 更優秀的 技術。個別的 SiP 比 SoC 在許多的應用上擁有更多整合上的彈性、更快的上市時間、更 低的研發成本、更低的工程修改費用（NRE ）及更低的產品成本。SiP 並不是高階、單 晶及矽整合的替代品，而是與 SoC 互補的解決方案。 更重要的是，SiP 的結構甚至能夠使用更先進的離線連接方案，像是矽穿孔封裝 （Through-silicon vis ；TSV ）。TSV 提供了比線接合架構更短的路徑與更低的電阻及電感， 更適合做訊號及電力的輸送。 TSV 的晶片堆疊並非線接合式，而是在每一個矽晶圓上以蝕刻方式鑽孔（via ），使其能 通過每一層晶片，再以導電材料如銅等物質填滿而形成一通道來做連接的功能，將所有 晶片結合為一。 TSV 有潛力能使發展成本低於 SoC 、輸送效能高於SiP 。TSV 的優勢在於能夠縮短電路距 離，且並不限制裸晶被堆疊的數量。因此，高速高效能的 TSV 方案適用於更小的產品需 求。 以 TSV 封裝連接的 3D 堆疊 SiP 所需的技術包含了晶圓薄化、鑽孔、導電物質填滿、晶 圓連接以及散熱。TSV 主要是由 Bosch Proces (利用蝕刻與高分子鈍化保護交替的製程) 所形成，反覆氧化通道的矽晶圓牆面並乾蝕刻其通道底部。 目前市場上最主要的TSV 製程包括了先鑽孔（via first ）及後鑽孔（via last ）。一般來說， 挑戰性較低的後鑽孔應該先被應用於市場上，其構造較大也較容易製成，對於市面上 SiP 或其他應用有較高度的連結性。因此是目前封裝業較為熱衷的研發領域。 在先鑽孔製程中，通道完成於任何半導體製程前，因此也更有技術上的挑戰。其製程構 造也是更多方面的 –通道形成技術困難，不管從蝕刻鑽孔、加入適當絕體（以防止寄 生），以及植入及電鍍金屬物質。這些困難會延遲先鑽孔相對於後鑽孔被應用的時間。 但是先鑽孔的高傳輸（I/O ）機會（同時也是在不耗損設備下能維持摩爾定律的機會）– 使得許多業者對先鑽孔有高度的期望。這是許多設計業者最感興趣 3D 的 IC 應用，也是 IDM 業者最為主張的附加價值。因此，先鑽孔技術很有可能先被晶圓廠或 IDM 業者先 使用，而不是一般封裝業者。 然而，TSV 有一個組合上的重大挑戰。由於其 3D 晶圓堆疊牽涉了既定的蝕刻、化學氣 相沈積（CVD ）及物理氣相沈積（PVD ）技術來確實晶圓的連接，這些技術不能單獨進 行因為每個技術的特性都會影響下個技術的進行。