单片机原理和应用——第一章 计算机基础04.pptVIP

1.3.3 触发器 1.3.4 组合逻辑电路 1.3.5 时序逻辑电路 * * * * 主 编 陈建铎 副主编 宋彩利 康 磊 冷冬梅 制 作 安强萍 科 学 出 版 社 第一章 计算机基础 第二章 存储器 第三章 MCS-51单片机的组成原理 第四章 指令系统 第五章 汇编语言程序设计 第六章 单片机的开发与使用 第七章 模拟通道技术 第八章 单片机应用系统的设计 第九章 8098单片机的组成与指令系统特点 第十章 16位DSP单片机的组成与特点 触发器是一种具有记忆功能的器件，有两种稳定状态，分别表示1和0。在数字电路中，常用来构成寄存器、计数器等部件。触发器有多种组成形式，比如R-S触发器、D触发器、J-R触发器及T触发器等，这儿仅介绍常用的两种。 1．R-S触发器 R-S触发器是一种最基本的触发器，其组成与逻辑符号如图1.14所示，由两个“与非”门电路构成。它有两个输入端，分别表示为R和S，有两个输出端，分别表示为Q和Q。当Q端为高电平，Q端为低电平时，表示“1”状态，也称为存“1”；当Q端为低电平，Q为高电平时，表示“0”状态，也称为存“0”。但在实际使用时往往只用一个输出端Q。因此，当Q端为高电平时表示“1”，Q端为低电平时表示“0”。 (a)逻辑图 (b)逻辑符号 图1.14 R-S 触发器 Q Q Q Q R R S S Q0 1 1 Q* 1 1 1 0 0 1 0 0 Q R S Q0 表示上一次状态 Q* 表示状态不定 (a)逻辑图 (b)逻辑符号 图1.15 时钟触发R-S触发器 Q Q R S CP Q Q R S CP Q Q RD SD CP D 图1.16 D触发器 (b) 逻辑符号 (a) 逻辑图 CP Q Q SD RD D 1 2 3 4 5 6 0 1 0 1 Q D 表1.11逻辑“异或”真值表 表1.12 D触发器状态表 触发器的状态由输入端R和S决定。其状态如表1.11所示。 除了基本R-S触发器之外，还有一种由时钟信号触发的R-S触发器，如图1.15所示。它是在基本R-S触发器的下面增添了一级输入控制门。当时钟信号到来时，R和S端的数值输入给基本R-S触发器，并由基本R-S触发器保存。当时钟信号没有到来时，R和S端的信息不能输入，使基本R-S触发器所存储的数据信息不受输入端信号变化的影响。 2. D触发器 D触发器是计算机中最常用的一种触发器，如图1.16所示，由6个“与非”门构成。其中“与非”门1和2构成基本R-S触发器，其它“与非”门构成维持--阻塞触发方式的引导电路。D为数据信号输入端，CP为时钟信号输入端，正脉冲触发。RD和SD分别为复位端和置位端，低电平有效。在CP脉冲未到来时，“与非”门3和4输出高电平，其本R-S触发器原状态保持；同时，“与非”门4输出的高电平送到“与非”门6的输入端，使之送往“与非”门5的输入为D 。 对于D触发器，其输出与输入端的状态相同，如表1.12所示。除了上述正脉冲触发外，也有负脉冲触发的触发器。 组合逻辑电路是指由基本逻辑门电路构成的具有一定功能的电路，其输出值取决于输入状态,比如算术逻辑部件和译码器等。 1.半加器 半加器可由多种形式的门电路构成，但简单的方式是由“异或”门和“与”门构成，如图1.17所示。“异或”门产生“和”S，“与”门产生“进位”C。由于只有两个输入端，不能考虑进位，因此称为半加。S称为“半加和”，C称为“半进位”。真值表如表1.13所示。逻辑表达式如下: S=A?B=A B + A B C=AB 图1.17 半加器 (a) 逻辑图 (b) 逻辑符号 半∑ S C B A S C ? B A ? =1 ﹠ 0 0 1 0 1 0 0 1 0 0 0 1 1 0 1 1 S C A B 表1.13 半加器真值表 2. 全加器 全加器是在半加器的基础上增加了一个低位的进位输入端。最简单的方式是由“异或”门和“与非”门构成，如图1.18所示，真值表如表1.14所示。其中Ai、Bi表示第i位的两个加数，Si表示第i位的“和”，Ci表示第i位的进位，Ci-1表示低位的进位。 Ci-1 B A Si Ci-1 Bi Ai Ci 全∑ 图1.18 全加器 (a) 逻辑图 Si =1 =1 (b) 逻辑符号 Ci ﹠ ﹠ ﹠ 0