原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
/halflife/archive/2010/03/12/1684764.html
Abstract
Switches、Lights and Multiplexers
Release: 1.0
By yf.x
03/12/2010
Introduction
这个练习的目的是学习如何连接简单的输入、输出设备到一个FPGA芯片，并且用这些器件实现一个电路。我们将用DE2开发板上的switches SW17-0作为输入，用LED和7-segment displays作为输出。
完成DE2 实验练习1（Digital Logic）对与初学者来说是一个比较大的实验。我估计，每天要花几小时才能完成。这个实验包括6个部分，主要是组合逻辑电路和使用assign语句。
Part I ：第一次使用assign语句
Altera 的DE2开发板有18个拨动开关（toggle switch）和18个红色的LED。Part I非常简单，在实验手册里首先介绍了Verilog的格式，并给出了代码。需要自己做的部分就是把代码粘贴到Quartus II然后运行。当你拨动一个开关（比如Switch 1），对应的LED就会亮（比如LEDR1），这部分在实验手册里解释的很详细。
Part 1代码：
1 /* 2 3 (C) yf.x 2010 / 4 5 Filename : part1.v 6 7 Compiler : Quartus II 9.1 Web Edition 8 9 Description : Demo how to use Switch and led 10 11 Release : 03/05/2010 1.0 12 13 */ 14 15 //Simple module that conects the SW switchs to the LEDR lights 16 17 module part1(SW,LEDR); 18 19 input [17:0] SW; //toggle switches 20 21 output [17:0] LEDR; //red leds 22 23 assign LEDR=SW; 24 25 endmodule
Part II：设计一个8位的2选1多路选择器
用Verilog设计一个多路选择器有很多种方法。但是在这个实验里，要求只能用门级电路描述。比如：assign m=(~sx)|(sy);这里x和y是输入，s是选择信号，m是输出。X被定义为SW 0到7，Y被定义为SW 8到15，S被定义为SW17，M被定义为绿色的LEDG 0到7.这部分的完整代码如下。
Part II 代码：
1 /* 2 3 (C) yf.x 2010 / 4 5 Filename : part2.v 6 7 Compiler : Quartus II 9.1 Web Edition 8 9 Description : Demo how to use assign statements 10 11 Release : 03/05/2010 1.0 12 13 */ 14 15 //Top level file of part2 16 17 module part2(LEDR,LEDG,SW); 18 19 input [17:0]SW; 20 21 output [17:0]LEDR; 22 23 output [7:0]LEDG; 24 25 wire s; 26 27 wire [7:0]X,Y,M; 28 29 assign S=SW[17]; 30 31 assign X=SW[7:0]; 32 33 assign Y=SW[15:8]; 34 35 assign LEDR=SW; 36 37 assign LEDG=M; 38 39 mux2to1 m7(S,X[7],Y[7],M[7]); 40 41 mux2to1 m6(S,X[6],Y[6],M[6]); 42 43 mux2to1 m5(S,X[5],Y[5],M[5]); 44 45 mux2to1 m4(S,X[4],Y[4],M[4]); 46 47 mux2to1 m3(S,X[3],Y[3],M[3]); 48 49 mux2to1 m2(S,X[2],Y[2],M[2]); 50
文档评论（0）