微机原理与汇编语言3-3.pptVIP

* * 3.3 8086/8088的系统组织与操作时序 微处理器只能进行数据处理而没有记忆功能，更不能与外界交换信息，因此必须加上一些外部支持芯片及部件才能构成计算机的硬件系统。如：时钟发生器8284、地址锁存器8282/74LS273、数据缓冲器8286/8287/74LS245、总线控制器、存储器、I/O接口以及必备的外部设备等。不同工作模式系统组织也有所不同。 3.3.1 8086/8088的系统组织——最大最小工作模式 最小工作模式:微机系统中只有一个CPU，所有总线控制信号都直接由8086产生，系统中总线控制逻辑电路被减少到最小。 最大工作模式:微机系统中允许有两个或两个以上微处理器存在，其中一个主处理器是8086，其他的称为协处理器(8087: 硬件方式完成浮点数运算)在最大模式中，大部分总线控制信号由总线控制器8288产生，可以构成大规模的控制系统。 最大最小模式控制脚 33脚是最大最小工作模式控制脚，接高电平为工作在最小模式；接低电平为工作在最大模式。 8086的控制信号共有17条，一个VCC，两个GND，17+20+3=40。其中17根控制信号中，9根控制信号与最大最小模式无关(共用)，8根控制线（24~31）在最大与最小模式中分别有不同的定义。 最小工作模式 1 最小工作模式下的系统典型配置 8284与8086连接电路 8284可接外时钟或本地晶振。在微机系统中，接本地晶振14.31818MHz, 经3分频后提供给CPU。 功能：1、用以产生8086所需要的各种系统时钟信号；2、通过接收外部复位电路的状态，产生8086需要的复位信号（RESET ）；3、根据外设发来的等待请求信号，提供给8086合适的READY信号。 将控制总线的复位信号和准备好信号送入8284与时序同步后再送入CPU。 8086/8088有8根信号线与系统工作模式有关。 最小工作模式(括号内管脚定义) :微机系统中只有一个CPU，所有总线控制信号都直接由8086产生，系统中总线控制逻辑电路被减少到最小。 24引脚，中断响应信号，输出，为连续两个总线周期的负脉冲。 (Interrupt Acknowledge) 当外设向CPU申请可屏蔽中断INTR，CPU如果允许中断，则连续发出两个负脉冲给外设。第一个负脉冲通知外设已受理中断；外设在第二个负脉冲时向数据总线上发送中断类型码。 中断响应信号 25引脚，地址锁存允许信号，输出。高电平有效。 ALE (Address Latch Enable) T1时刻有效，用来锁存AD复用线上的地址信号。 地址锁存 T1时刻，锁存器开启，锁存地址信号至地址总线端。 26引脚，数据允许信号，输出。低电平有效。 (Data Enable) T2时刻有效，延至T4，将AD复用线连接到数据总线上。 数据允许 使能端 连接双向数据缓冲器的使能端，使CPU的AD复用总线与数据总线在T2～T4时刻连接，输入输出数据。 27引脚，数据收发输出方向控制信号，输出。 (Data Transmit/Receive) 用来控制双向数据缓冲器数据的传输方向，高电平为输出数据，低电平为输入数据，具体的高低电平由指令(软件)控制。 数据方向 高电平：数据由A B；低电平：数据由B A。 28引脚，存储器、I/O控制信号，输出。 (Memory/Inout and Output) 用来控制CPU进行的是对存储器的访问还是对外部输入输出口的访问。高电平为对存储器的访问，低电平为对I/O口的访问，具体的高低电平由指令(软件)控制。 存储器/IO选择 在8086微机系统中，存储器的地址与I/O口重合，即地址总线上的一个地址信号(300H)，即可以访问到存储器的300H单元，又可以访问到I/O口的300H单元，读写信号也是公用的，所以读写信号必须要与 信号配合使用，才能区分出所访问的对象。 存储器读写信号 29引脚，写信号，输出。 (Write) 低电平有效，表示CPU正在进行写存储器或I/O口的操作。 写信号 31引脚，总线保持请求信号，输入。 HOLD (Hold Request) 高电平有效，除CPU外其他主模块向CPU发出的请求占用总线的申请信号。 总线请求 30引脚，总线保持响应信号，输出。 HLDA (Hold Acknowledge) 高电平有效，CPU将总线(地址、数据、控制)浮空，发信号给请求端，同意出让总线。在出让总线期间，HOLD与HLDA均为高电平，HOLD变为低电平，表示放弃对总线的占有。 总线请求响应 2、最大工作模式 :微机系统中允许有两个或两个以上微处理器存在，其中一个主处理器是8086，其他的称为协处理器。在最大模式中，大部分总线控制信号由总线控制器8288产生，可以构成大规模