第四章组合逻辑电路-4.pptVIP

第四章 组合逻辑电路 竞争现象一说明 竞争现象说明 竞争现象二说明 竞争现象二中路径延迟时间说明 竞争现象二中路径延迟时间说明 补充 两个卡诺圈若相切，说明可由两卡诺圈对应的合并项生成多余项，且多余项即为最大相切部分对应的合并项。 发生冒险的条件为最大相切部分取值相同的变量的取值，此时可保证出现原、反变量相加或相乘的表达式。 ，相切部分对应的合并项为BC，当B=C=1时，会出现 图 4.3.12 用取样法避免冒险（续） 图 4.3.12 用取样法避免冒险（续） F = AB + CD =AB · CD F* =AB · CD · CP = AB + CD+CP · CP 取样位置在与门处且为 负脉冲 例8 已知 F = A B + A C ，用74138实现该函数，电路图如下所示。试分析电路是否存在逻辑冒险，若存在，加取样脉冲避免之。 解： 函数F的卡诺图如下所示： 1 1 1 1 1 0 10 11 01 00 A BC 由图可知，该电路可能会出现0型逻辑冒险。 取样脉冲加在74138的使能端上，如下图所示： 如何圈卡诺圈？ 由电路图写表达式时，不能化简！！！ 图 4.3.13 ( a ) 图 4.3.13 ( b ) A F B 1 2 3 4 10nS ¤ 15nS 12nS 17nS ¤：延迟时间 竞争现象一 A F B 1 2 3 4 10nS ¤ 15nS 12nS 17nS ¤：延迟时间 竞争现象一 竞争现象二 5 6 13nS ¤ 13nS A F B 竞争现象二 5 6 13nS ¤ 13nS A F B 竞争现象二 13nS 15nS 路径延迟时间的不同，可等效为变量变化快慢的不同。 A F B 竞争现象二 13nS 13nS 2nS 路径延迟时间的不同，可等效为变量变化快慢的不同。 A(d) A(g) F′ A(e) 1tpd 图 4.3.1 (d) (g) (e) C A B F 1 ?1 F＊ 取样脉冲 电路内部达到稳定状态时（即原反变量不再相等，中间取值组合消失），进行取样。 T 0 1 1 0 1 1 1 0 0 0 10 11 01 00 A BC * 章目录 4.3 竞争和冒险 2.冒险 二、冒险的判别方法 一、竞争和冒险的概念 1. 竞争 (1)代数法 (2)卡诺图法 2.功能冒险的判别 1.逻辑冒险的判别 三、冒险的消除方法 1. 增加多余项 ，消除逻辑冒险 2.加滤波电容 （对输出波形边沿要求不高时） 3.加取样脉冲 作业 4.3 竞争和冒险 一、竞争和冒险的概念 1. 竞争 (1) 由于连线和集成门有一定的延迟时间，致使同一输入信号经过不同路径到达输出端有先有后（1个或1个以上输入信号变化）； (2) 多个输入信号同时变化，由于变化的快慢不同，致使多个输入信号到达输出端有先有后（2个或2个以上输入信号变化）。 节目录 标题区 ① 按短暂尖峰极性 2.冒险 (2) 冒险的分类 (1) 冒险的概念 ② 按产生短暂尖峰的原因 逻辑冒险和功能冒险 1型冒险和0型冒险 节目录 标题区 1.逻辑冒险的判别 （1）代数法 F = A + A 或 F = A · A （1型逻辑冒险） （0型逻辑冒险） 二、冒险的判别方法 与—或表达式可能存在0型逻辑冒险； 或—与表达式可能存在1型逻辑冒险。 例1 例4.3.1 例4.3.2 用代数法判断逻辑冒险举例 节目录 标题区 （2）卡诺图法 方法：两个卡诺圈部分相切，而这个相切部分又没有被另外的卡诺圈包围，则可能存在逻辑冒险。 例2 卡诺图法判断逻辑冒险的原理 例3 卡诺圈相切示意图 例4 用卡诺图法判断逻辑冒险 节目录 标题区 条件：相切部分取值相同的变量对应的取值组合。 2.功能冒险的检查 1.有p（≥2）个变量同时变化； 2. 输入变量变化前后，函数值相同； 3.不变的（n-p）个输入变量组成的乘积项所对应的卡诺圈中，有“1”也有“0” 。 则电路中可能存在功能冒险。 例5 用卡诺图法判断功能冒险的原理 例4.3.3 冒险检查举例 例6 用卡诺图法判断功能冒险的原理 例7 冒险检查举例 节目录 标题区 三、冒险的消除方法 1. 增加多余项 ，消除逻辑冒险 例 4.3.4 例 4.3.5 2.加滤波电容 （对输出波形边沿要求不高时） 3.加取样脉冲 ① 取样脉冲的宽度和产生的时间有一定的要求 ② 取样脉冲的位置及极性选取原则