随机采样电路原理与实现ppt课件.pptVIP

电压比较过程 从电压比较RAM中读取分组的边界电压 比较的结果用来形成下一次读取数据的地址 下一次的地址由上次地址左移并加上比较结果形成 * 电压分组比较过程 * 000 001 010 011 100 101 110 111 分组：8，测量值=2.9V Min=0.5V，Max=4.5V 第1组 第2组 第3组 第4组 第5组 第6组 第7组 第8组 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V 3.5V 4.0V 4.5V RAM 2.9V = 地址： 0 0 1 2.5V 1 3.5V 0 3.0V 0 =4，第5组 分组记录电路 记录每一次采集的分组数 判断每次采集的分组是否重复 判断是否所有分组都采集过 * 分组记录电路 * 分组记录RAM 分组判别模块 电压分组 分组 计数器 1 2 1 2 1 2 1 2 1 2 3 4 5 6 7 8 数据分组 电压分组值 是否组满 波形重组电路 从采集RAM中读取当前采集的数据 从电压比较模块获得当前数据对应的分组数 根据分组数将读取的数据写入波形重组RAM中，同时完成并串转换 * 模块控制程序设计 * ARM FPGA 工作参数计算程序 设定随机采样采集触发位置 触发范围为-512～511，屏幕最左侧为0点 分为概略位置与精细位置两部分 精细位置范围为0～4×数据分组数，由档位决定 概略位置以4×数据分组数为最小移动单位 以上数据由workpara函数计算 其他工作参数根据档位由FPGA自行设定 * 电压比较参数计算程序 由FPGA提供的被测电压范围 ARM根据电压范围，计算所有档位分组标准 计算结果存储数据按照FPGA内部使用顺序 可由已计算结果推算下一个计算值 * 分组记录电路 * 000 001 010 011 100 101 110 111 RAM Min=0.5V，Max=4.5V 2.5V 1.5V 3.5V 1.0V 2.0V 3.0V 4.0V 谢 谢 * * 随机采样模块原理与实现 随机采样基本原理 时间测量电路设计 波形重组电路设计 模块控制程序设计 * 随机采样基本原理 * 基本采样技术 实时采样技术 由ADC进行一次连续采集 根据档位要求对采集波形进行抽点或插值 被测信号频率受到Nyquist采样定理限制 等效采样技术 需要进行多次采集 需要根据每次采集的相位确定数据的位置 对被测信号没有最高频率限制 * 实时采样技术 * 顺序等效采样技术 * 等效采样技术 顺序采样技术 随机采样技术 每次采集后将采集时钟延时固定时间 每次采集时刻存在固定相位关系 按照采集的顺序对数据进行重组 对采集时钟不进行控制 需要测量每次采集时刻的相位关系 按照测量的采集相位关系对数据进行重组 * 随机采样技术 * 随机采样模块设计要求 时基档位 等效采样率 采集分组数 采集长度 25ns 2GS/S 2 250 10ns 5GS/S 5 100 5ns 10GS/S 10 50 2ns 25GS/S 25 20 1ns 50GS/S 50 10 * 随机采样模块基本结构 时间测量电路 测量采集时钟与触发时刻的间隔 波形重组电路 根据测量的时间间隔，将采集数据放入正确位置 工作参数计算程序 根据用户设置，计算电路工作参数 * 随机采样模块结构框图 * 脉冲 产生器 恒流源 充放电 模块 电压放大器 ADC 电压测量模块 电压分组模块 自动校准模块 分组记录模块 采集控制模块 采集 RAM 波形重组模块 波形重组RAM 波形平滑模块 参数控制模块 控制器 DPX及 后续模块 ARM 控制程序 波形输出FIFO ADC采集数据 触发信号 ADC 时钟 时间测量电路设计 * 时间测量技术原理 延时线测量法 将系统时钟延时不同时间后对被测信号采样 通过各延时时钟的采样结果确定被测信号时间 恒流源充电法 利用被测信号控制恒流源对电容进行充电 通过测量电容电压确定充电时间 * 时间测量技术 延时线测量法 恒流源充电法 * * 脉冲产生电路1 * 脉冲产生电路2 * 电容充放电电路 * 电压放大采集电路 波形恢复电路设计 * 波形恢复电路结构 波形采集电路 电压测量电路 电压比较电路 分组记录电路 波形重组电路 * 电压测量模块 电压分组模块 自动校准模块 分组记录模块 采集控制模块 采集 RAM 波形重组模块 波形重组RAM 波形平滑模块 参数控制模块 控制器 波形输出FIFO 波形采集电路 缓存ADC的输入数据，使用IDDR进行降频 工作频率为250MHz，每通道32bit数据宽度 实现预触发与后触发计数功能 采集长度为：512/4/分组组数 * 电压测量电路 控制外部模拟电路进行时间电压转换 *