Verilog HDL数字的设计实训教程第2章 接口类实训的项目.pptVIP

2.3 按键处理 2. 设计说明 2.3 按键处理 3. 设计模块 图2-13 键盘模块端口框图 2.3 按键处理 3. 设计模块 功能1的设计实现比较简单，读者可以直接阅读例2-3所示代码。 功能2可以使用4个模块实现： 模块U1实现分频，输入clk为50MHz，输出clk_100Hz为100Hz； 模块U2用于检测按键并根据按键代表的功能得到相应的信息； 模块U3则将获取的信息转换成位控码和段控数据； 模块U4则用于将段控数据转换成段控码，于是段控码和位控码共同控制数码管的显示输出。 2.3 按键处理 4. 代码说明 例2-3的程序说明： （1）本程序没有处理按键抖动，按键抖动有可能会造成按键响应不准确。 （2）对于数码管的初始显示值，本程序没有作任何说明，所以将程序下载到开发板后数码管可能显示乱码。当按下按键后，则会按要求显示。 2.3 按键处理 4. 代码说明 例2-4的程序说明： （1）模块key_f2_top调用了4个模块，模块divf_key用于实现分频，输入clk为50MHz，输出clk_100Hz为100Hz；模块key_f2用于检测按键并根据按键的功能获得相关信息；模块key_f2_wei则将获取的信息转换成位控码和段控数据；模块Decode_8S则用于将段控数据转换成段控码，于是段控码和位控码共同控制数码管的显示输出。例2-4的代码中没有写出模块Decode_8S，该模块与数码管一节中的Decode_8S模块完全相同，请读者自行补充。 （2） 在key_f2模块中，使用了含s0、s1和s2三个状态的状态机来处理按键1和按键2，s1为A状态，s2为B状态，s0是为按下键B时的加减计数赋初值0。 （3） key_f2_wei模块将获取的信息转换成位控码和段控数据，模块使用了含2个状态的状态机，这两个状态分别对应两个数码管。实际系统设计中，可能用到数量不等的数码管。通常，用到几个数码管，就需要使用几个状态，来分别控制每个数码管的显示。 2.3 按键处理 5. 硬件验证 图2-14 引脚锁定 2.3 按键处理 6. 扩展部分 请读者思考并实现以下扩展功能： 例如：按键1实现4功能选择，按键2对每一个功能再作4个二级功能细分，这样2个按键就可以完成16种功能。请读者自行定义这16种功能，完成设计，并下载到开发板中验证。 2.4 液晶显示控制 1. 设计要求 在液晶屏上显示特定的信息。具体要求如下： （1）显示静态信息：第一行显示：HEJK WELCOME U！；第二行显示： QQ:2372775147。 （2）显示动态信息：在第二行的某个固定位置，显示某个变量值，该变量实现加1计数，计数范围为0~9，循环计数。 2.4 液晶显示控制 2. 设计说明 图2-15 LCD1602芯片管脚图 2.4 液晶显示控制 2. 设计说明 2.4 液晶显示控制 2. 设计说明 2.4 液晶显示控制 2. 设计说明 2.4 液晶显示控制 2. 设计说明 表2-4 CGROM和CGRAM与字符的对应关系 2.4 液晶显示控制 2. 设计说明 （1） 清屏指令 2.4 液晶显示控制 2. 设计说明 （2）光标归位指令 2.4 液晶显示控制 2. 设计说明 （3）进入模式设置指令 2.4 液晶显示控制 2. 设计说明 （4）显示开关控制指令 2.4 液晶显示控制 2. 设计说明 （5） 设定显示屏或光标移动方向指令 表2-5 设定显示屏或光标移动的真值表 2.4 液晶显示控制 2. 设计说明 （6）功能设定指令 2.4 液晶显示控制 2. 设计说明 （7） 设定CGRAM地址指令 2.4 液晶显示控制 2. 设计说明 （8） 设定DDRAM地址指令 2.4 液晶显示控制 2. 设计说明 （9） 读取忙信号或AC地址指令 2.4 液晶显示控制 2. 设计说明 （10） 数据写入DDRAM或CGRAM指令 2.4 液晶显示控制 2. 设计说明 （11）从CGRAM或DDRAM读出数据的指令 读写操作时序：LCD1602有4种基本操作 表2-6 LCD1602的4种基本操作 2. 设计说明 2.4 液晶显示控制 2.4 液晶显示控制 2. 设计说明 图2-18 读操作时序 Verilog HDL数字设计实训教程西安电子科技大学出版社 第1章 Verilog HDL数字设计实训基础 第2章 接口类实训项目 第3章 数字系统应用类实训项目 第4章 NiosII处理器实训项目 第2章 接口类实训项目 2.1 LED流水灯 2.2 数码管显示控制 2.3 按键处理 2.4 液晶显