- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* * * * * * * * * * * * * 1、时序逻辑电路概述 2、锁存器 第十一讲 时序逻辑电路(一) * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 一、时序逻辑电路的特点与组成 1. 时序逻辑电路的定义 电路在任一时刻的稳态输出,不仅取决于当时的输入,还与电路历史的输入有关。 Zm 组合逻辑 电 路 存储电路 … … X1 Xn Z1 … W1 Wk Q1 Qr … * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 输入部分 外部输入:X1 … Xj 内部输入:Q1 … Qj 输出部分 外部输出:Z1 … Zk 内部输出:W1 … Wm 记忆部分 激励函数:W1 … Wm 输出: Q1 … Qj Zk 组合逻辑 电 路 存储电路 … … X1 Xi Z1 … W1 Wm Q1 Qj … 2. 时序电路组成 输入信号 输出信号 激励信号 状态信号 * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 为了能够分别表示状态信号在激励信号作用之前与激励信号作用之后的变化,把激励信号作用之前的电路状态称为现态,记为Qn,或简记为Q; 把激励信号作用之后的电路状态称为次态,记为Qn+1。 * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 二、时序电路的功能描述 输出方程 Zn =fn (X1…Xi ,Q1 …Qj ) n =1, 2, …k 驱动方程 Wu =gu (X1…Xi ,Q1 …Qj ) u =1, 2, …m 状态方程 Qvn+1 = hv ( W1…Wk ,Q1 …Qj ) s=1, 2, …j Zk 组合逻辑 电 路 存储电路 … … X1 Xi Z1 … W1 Wm Q1 Qj … 1、方程组 * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 例:一位串行二进制加法器 . 输出方程 :S = f (A, B, Q) = A?B ?Q 驱动方程:D = g (A, B, Q) = AB +BQ+AQ 状态方程:Qn+1 = h (D, Q) = D = AB+BQ+AQ 1 1 0 A B S Ci 1 0 0 1 0 0 1 1 0 1 1 0 1 … … … … CI CO ? Ai Bi Si D CP Q CP Q Ci Ci-1 Cr * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 2、状态表 输入X S1/0 S2/0 S3/0 S0/0 S0 0 1 ? S1 S2 S3 现态Q Qn+1/Z S3/0 S0/0 S1/1 S2/1 以图形方式更加直观、形象地反映出时序电路的状态、状态数、状态转换的条件和转换结果。 输入信号组合 状态数 次态/输出 * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 3、状态图 4、时序图 * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 三、时序电路的分类 按状态转换与 时钟的关系 同步时序电路 异步时序电路 同步时序电路 电路中有统一的时钟脉冲,电路状态的转换在 时钟脉冲的特定时刻发生。简称同步电路。 异步时序电路 电路中没有时钟脉冲,或虽有时钟脉冲但电路 状态的转换与时钟脉冲不同步。简称异步电路 。 * 第十一讲 时序逻辑电路(一) 时序逻辑电路概述 Mealy型时序电路 电路的输出是输入和现态的函数,即 Yi = fi (X1…Xn , Q1 …Qr ) 。 按输出与输入关系 Mealy型 Moore型 Moore型时序电路 电路的输出仅仅是现态的函数, 即 Yi = fi (Q1 …Qr ) 。 * 第十一讲 时序逻辑电路(一) 时序电路记忆单元 锁存器(latch)和触发器(flip- flop)都是具有记忆功能的基本逻辑单元。由于它们具有两个稳定的状态,因此又称为双稳态电路(0态和1态)。 把有效输入信号作用之前的电路状态称为现态,用Qn或Q表示,把有效输入信号作用之后的电路状态称为次态,用Qn+1表示。 锁存器与触发器的区别是:锁存器利用电平控制数据的输入,而触发器则利用时钟脉冲或时钟脉冲的边沿控制数据的输入。 * 第十一讲 时序逻辑电路(一) 时序电路记忆单元——RS锁存器 1. 工作原理 R=1、S=1 状态不变 * 第十一讲 时序逻辑电路(一) 时序电路记忆单元——RS锁存器 0 1 1 0 1 1
文档评论(0)