第7章算术运算电路-课堂-1节-081117-1.docVIP

第七章 算术运算电路 7-1 数码的算术运算 7-1-1 二进制数的运算 加法： 减法： 乘法： 符号相乘 绝对值相乘 除法： 7-1-2 BCD码的运算 每一位的和数大于9时，做加6调整 7-2 数值比较器（COMP） 4位数值比较器功能表（74LS85） 恒等比较器的重要应用——地址或数据选择 7-3 加法电路 7-3-1 行波加法器 一位全加器： 7-3-4 串行二进制加法电路—即移位加 7-3-5 BCD码加法电路 7-3-6 全加器的应用 例7-9 试用全加器实现8421BCD码至余3码的变换 研究生试题： 试用一片（只用一片，不加任何逻辑门）4位加法器74283实现5421BCD码到8421BCD码的转换电路。 例7-10 试将2位BCD码用全加器变换成B码 2位BCD码可表示为：D=A80 A40 A20 A10 A8 A4 A2 A1 用二进制表示为： 即： D=A80×26+A40×25+(A80+A20)×24+(A40+A10+A8)×23 +(A20+A4)×22+(A10+A2)×21+A1×20 7-4减法电路 7-4-1 全减器 ★ BO=0，有借位 7-4-3 BCD码减法电路 基数补码可定义为：(X)r, c=rn－X= 例7-11 试设计两位二进制乘法器电路 7-5-2 表格式乘法器（查表法） 乘法器的并行扩展结构 7-5-3 BCD乘法器 7-5-4 比例乘法器 Rate Multiplier 比例系数为： 比例系数为： 7-6 除法电路 例：X/Y ＝105/9 ＝11….余6 7-7 算术单元/逻辑运算(ALU) 22 3 0 CI 3 0 CO 3 2 1 0 当X≥Y时， Q=1，D=X-Y 当X≤Y时， Q=0，D=X 符号位要参加运算 数据高电平选择有效（正逻辑）信号功能表 信号 功能 M 逻辑函数/算术操作 CIN 无进位/有进位 S3S2S1S0 功能选择 A3A2A1A0 A组输入 B3B2B1B0 B组输入 F3F2F1F0 输出数据或逻辑变量 P3～0，G3～0 进位输出 FA＝B 相等输出（OC） CON+4 串行进位 74LS283作为 减法器（补码加） 当A－B 0时 CO＝0，结束 级联输出 本级输出 允许输出 时钟 选通 允许输入 单/级联 清除 比率输入 比例乘法器功能表 B 比例系数 NO/NI 功能 001 1/8 8分频 010 1/4 4分频 011 3/8 100 1/2 2分频 101 5/8 110 6/8 111 7/8 表7-4 4位算术单元/逻辑运算单元(ALU)功能表 序 号 功能选择 数据高电平选择有效（正逻辑） M=H M=L 算术操作 S3 S2 S1 S0 逻辑函数 CIN＝H（无进位） CIN＝L（有进位） 0 L L L L F=A F=A F=A加1 1 L L L H F=A+B F=A+B F=（A+B）加1 2 L L H L F=AB F=A+B F=（A+B）加1 3 L L H H F=0 F=减1（2’补码） F=0 4 L H L L F=AB F=A加AB F=A加AB加1 5 L H L H F=B F=（A+B）加AB F=（A+B）加AB加1 6 L H H L F=A⊕B F=A减B减1 F=A减B 7 L H H H F=AB F=AB减1 F=AB 8 H L L L F=A+B F=A加AB F=A加AB加1 9 H L L H F=A⊕B F=A加B F=A加B加1 10 H L H L F=B F=（A+B）加AB F=（A+B）加AB加1 11 H L H H F=AB F=AB减1 F=AB 12 H H L L F=1 F=A加A F=A加A加1 13 H H L H F=A+B F=（A+B）加A F=（A+B）加A加1 14 H H H L F=A+B F=（A+B）加A F=（A+B）加A加A 15 H H H H F=A F=A减1 F=A 两级并行比较 速度较快 为什么？ Y反码 1 X 1 图7-37 4位算术/逻辑运算单元逻辑图（74LS181） ≥ 1001 不够减，Q=0 1001 够减，Q=1 0100001 余数 1001 不够减，Q=0 0100001 1001 够减，Q=1 01111 余数 1001 够减，Q=1 0110 余数 ∑ D3D2D1D0