电工学2第11章组合逻辑电路.pptVIP

数字电路的分类 第11章 组合逻辑电路 模拟信号：在时间上和数值上连续的信号。 数字信号：在时间上和数值上不连续的（即离散的）信号。 u u 模拟信号波形 数字信号波形(正脉冲） t t 对模拟信号进行传输、处理的电子线路称为模拟电路。 对数字信号进行传输、处理的电子线路称为数字电路。 脉 冲 信 号 数字电路的分类 双极型电路和单极型电路 VLSI (Very Large Scale Integrated )电路(数万器件/片) a、按半导体类型可分为： b、按电路的集成度可分为： SSI(Small Scale Integrated )电路(数十器件/片) MSI(Medium Scale Integrated)电路(数百器件/片) LSI(Large Scale Integrated )电路(数千器件/片) ASIC(Application Specific Integrated Circuit，专用集成电路) SoC(System on a Chip，单片电子系统) IP核(Intellectual Property，知识产权) 硬件设计包 FPGA(Filed Programmable Gate Array，现场可编程门阵列 ) CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件 ) CPLD/FPGA—可编程专用IC，或可编程ASIC。 EDA(Electronic Design Automation，电子设计自动化) c、按电路的逻辑功能可分为： 组合逻辑电路和时序逻辑电路。 组合逻辑电路任何时刻的输出状态，仅与该时刻的输入状态有关，即电路无记忆功能。 时序逻辑电路任何时刻的输出状态，不仅与该时刻的输入状态有关，还与电路的原状态有关，即电路有记忆功能。 74LS04 74LS00 常用集成芯片管脚图 TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。 　 CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。 集成电路又分TTL和CMOS型： 互补律A+A=1 分配律A(B+C)=AB+AC 0-1律A+1=1 多余项BC去掉 四、卡诺图 在介绍卡诺图之前，先了解最小项的概念。 1.最小项 在n变量的逻辑函数中，若m是包含n个因子的乘积项，这n个变量均以原变量或反变量的形式在m中出现一次，且仅出现一次，则称m为这组变量的最小项。 在最小项中，变量可以是原变量，也可以是反变量，因此n个变量就有个最小项。例如 A、B、C三个变量的最小项有8（23）个： 8个最小项可用m0-m7表示。输入变量的每一组取值都使对应的一个最小项逻辑值等于1。 A、B、C三个变量的最小项有8（23）个： 利用 可以把任何一个逻辑函数化为最小项之和的标准形式。 例11-1 写出Y=AB+AC+BC的最小项逻辑式。 解：缺谁补谁 例：应用卡诺图化简逻辑函数 解 先将函数化为最小项之和。 于是得到化简后的逻辑式为 ： 保留圈内相同的，除去不同的 例: 卡诺图如图所示，试写出其最简逻辑式。 解：根据“圈尽可能大，圈的个数尽可能少”的最简原则。将相邻的八个“1”、四个“1”、 二个“1”分别圈在一起，可分别消去三个因子、二个因子和一个因子，因此，右图的最简表达式为： 两种不同圈法得到的与或表达式都是最简形式。 注意：一个逻辑函数的化简结果不是唯一的。 分析方法的步骤如下： (1)根据逻辑图，从输入到输出逐级写出每个门的输出逻辑函数表达式。 (2)用公式化简法或卡诺图化简法，将得到的函数式化简或变换，使逻辑函数简单明了。 (3)根据写出的输出逻辑函数表达式，列出真值表并说明电路的逻辑功能。 11.4 组合逻辑电路的分析 例：试分析下图所示逻辑电路，写出输出Ｙ的逻辑函数表达式，列出真值表，指出电路所完成的逻辑功能。 解:(1)由逻辑图写出逻辑式 逐级写出每个门的输出逻辑函数表达式Y1、Y2、Y3，化简后得到Y和A、B、C之间的逻辑函数式。 （2）由逻辑式列出真值表 （3）分析电路的逻辑功能 从右表中可知：当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的电路：只要有2票或3票同意，表决就通过，即多数人同意的电路。 分析 设计 逻辑图 功能