数字逻辑设计基础第一章概述a1.ppt

(b) (c) Δt Δt为一拍 数字信号 (a) 1 1 1 0 1 1 0 0 0 1 表示方法 (1) 用0、1数值表示，数字信号有两种传输波形。 (2) 用低和高电位表示（电平型信号）电平型数字信号是以一个时间节拍内信号是高电平还是低电平来表示“1”或“0”，称为电平型。 (3) 用脉冲信号的无和有表示（以一个时间节拍内有无脉冲来表示“1”或“0” ），称为脉冲型。 高电位 低电位 脉　冲 输出信号与输入信号之间的对应逻辑关系 逻辑代数 只有高电平和低电平两个取值 导通(开)、截止(关) 便于高度集成化、工作可靠性高、 抗干扰能力强和保密性好等 研究对象 分析工具 信 号 电子器件工作状态 主要优点 二、数字电路特点 　　将晶体管、电阻、电容等元器件用导线在线路板上连接起来的电路。 　　将上述元器件和导线通过半导体制造工艺做在一块硅片上而成为一个不可分割的整体电路。 根据电路结构不同分 分立元件电路 集 成 电 路 根据半导体的导电类型不同分 双极型数字集成电路 单极型数字集成电路 以双极型晶体管作为基本器件 以单极型晶体管作为基本器件 例如 CMOS 例如 TTL 三、数字电路的分类 高集成度的数字逻辑系统 各种型号的可编程器件和单片机，即在一个硅片上集成一个完整的微型计算机 大于 1000 门/片或大于 10 万个元件/片 超大规模集 成电路 VLSI 数字逻辑系统 包括：中央控制器、存储器、可编程器件及各种接口电路等 100 ~ 1000 门/片或 1000 ~100000 个元件/片 大规模集成电路 LSI 逻辑部件 包括：计数器、 译码器、编码器、数据选择器、寄存器、算术运算器、比较器、转换电路等 10 ~ 100 门/片或 100 ~ 1000 个元件/片 中规模集成 电路 MSI 逻辑单元电路 包括：逻辑门电路、集成触发器 1 ~ 10 门/片或10 ~ 100 个元件/片 小规模集成 电路 SSI 电路规模与范围 集 成 度 集成电路 分 类 根据集成密度不同分 Um tr tf T tw 脉 冲 幅 度 Um： 脉冲上升时间 tr： 脉冲下降时间 tf： 脉 冲 宽 度 tw ： 脉 冲 周 期 T ： 脉 冲 频 率 f ： 占 空 比 q ： 脉冲电压变化的最大值 脉冲波形从 0.1Um 上升到 0.9Um 所需的时间 脉冲上升沿 0.5Um 到下降沿 0.5Um 所需的时间 脉冲波形从 0.9Um 下降到 0.1Um 所需的时间 周期脉冲中相邻两个波形重复出现所需的时间 1 秒内脉冲出现的次数 f = 1/T 脉冲宽度 tw 与脉冲周期 T 的比值 q = tw/T 一、脉冲波形的主要参数 本章小结 本章简单介绍了数字逻辑设计与应用技术的发展、数字系统的基本设计方法、中小规模集成电路和可编程逻辑器件PLD的分类、常用EDA软件、HDL及PLD开发流程和八位模型机 数字系统的基本设计方法有直接设计法、自顶向下设计法、自底向上设计法三种。在现代数字系统的设计中往往采用的是基于自顶向下层次化的设计方法，分模块、分层次地进行设计描述。基于自顶向下的现代数字逻辑设计的绝大部分工作是在EDA软件的强有力支持下完成的。 数字逻辑设计中主要有中小规模数字集成电路和PLD，PLD已成为数字逻辑设计中的主流器件。EDA软件是进行数字系统设计的强有力的工具。常用的EDA软件有QuartusII、ISE、Modelsim等。 目前已成为IEEE标准的硬件描述语言是VHDL和Verilog HDL。 VHDL发展的较早，语法严格， Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。 用VHDL/VerilogHD语言开发PLD/FPGA的完整流程有设计输入、综合、适配、仿真、编程下载、硬件测试。 八位模型计算机是一个典型的数字系统，该模型计算机由存储器、时钟信号源、节拍发生器、操作控制器、程序计数器、地址寄存器、数据寄存器、累加器、算术逻辑单元、指令寄存器、指令译码器和译码显示电路等十一个功能部件组成。 数字电路是传递和处理数字信号的电子电路。 它有分立元件电路和集成电路两大类，数字 集成电路发展很快，目前多采用中大规模以 上的集成电路。 数字电路的主要优点是便于高度集成化、工 作可靠性高、抗干扰能力强和保密性好等。 数字电路中的信号只有高电平和低电平两个取值，通常用 1 表示高电平，用 0 表示低电平，正好与二进制数中 0 和 1 对应，因此，数字电路中主要采用二进制。 习题 [题 1-1] [题 1-5] [题 1-8] EXIT EXIT EXIT 平时:30%;考