网站大量收购独家精品文档,联系QQ:2885784924

薄层soi高压ldmos器件模型与特性分析-model and characteristic analysis of thin soi high voltage ldmos device.docx

薄层soi高压ldmos器件模型与特性分析-model and characteristic analysis of thin soi high voltage ldmos device.docx

  1. 1、本文档共117页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
薄层soi高压ldmos器件模型与特性分析-model and characteristic analysis of thin soi high voltage ldmos device

摘要SOI(Silicon On Insulator,绝缘体上硅)高压 LDMOS(Lateral Double-diffused Metal Oxide Semicondutor,横向双扩散金属氧化物半导体)器件具有低功耗、高频 率、高集成度等特点,广泛用于智能功率集成电路,如汽车电子、医疗电子、智 能家电和航空航天等领域。相比厚层 SOI LDMOS,薄层 SOI LDMOS 具有良好的 工艺兼容性和较少的寄生效应。因此,薄层 SOI 高压 LDMOS 在功率集成电路, 特别是功率开关和驱动集成电路中有着良好的应用前景。但是由于背栅偏置的原 因,薄层 SOI P 型高压 LDMOS 器件的特性受到严重影响,相比 N 型器件,其 RESURF(REduced SURface Field,降低表面电场)效应被抑制,较难实现高的耐 压。同时受到介质层电场限制,SOI 高压 LDMOS 器件击穿电压很难突破 600 V, 阻碍了其在更高电压的集成电路中的应用。目前国际上研究集中在 3 μm 以上厚层 SOI 高压 LDMOS,对 1.5 μm 以下的薄层 SOI 高压 LDMOS 鲜有研究,尤其是 P 型 LDMOS(PLDMOS)。迄今的研究,大部分耐压模型针对厚层 SOI 高压 LDMOS, 对薄层 SOI 高压 LDMOS 也涉及较少。本文基于电场调制理论,研究了薄层 SOI 高压 LDMOS 背栅效应及耐压特性, 建立了背栅耐压模型和超薄 SOI 横向线性变掺杂(Variation of Lateral Doping, VLD)LDMOS 耐压模型,并提出两类新的器件结构。主要研究工作如下:提出 SOI PLDMOS 背栅耐压模型。针对 SOI PLDMOS 固有的背栅效应,提出了背栅耐压模型,给出背栅穿 通击穿的判据。模型揭示了 SOI 高压 PLDMOS 背栅穿通机理,得到背栅电压、 n 阱浓度和 pf 区结深之间的关系。当穿通击穿判据条件满足时,背栅穿通击穿 就会发生。该背栅模型适用于所有 SOI PLDMOS,具有普适性。同时基于背栅 模型,对 1.5 μm 厚 SOI PLDMOS 耐压特性进行分析,优化结构参数,使其避 免发生背栅穿通。实验结果显示 SOI PLDMOS 在背栅电压 -200 V 时,击穿电 压达到 329 V。提出超薄层 SOI 高压 VLD NLDMOS 耐压模型。针对超薄层 SOI 高压 VLD NLDMOS,提出了耐压模型,给出器件的 RESURF 条件。基于介质场增强理论,采用超薄漂移区来提高硅临界击穿电场, 从而提高击穿电压。基于 RESURF 条件,对器件耐压和比导通电阻特性进行 研究。实验结果显示,超薄层 SOI 高压 VLD NLDMOS 的漂移区厚度约为 0.15μm,器件耐压达到 644 V,比导通电阻为 24.1 Ω·mm2。3.提出两类新的器件结构。基于上述 SOI 高压器件纵向耐压机理,提出了两类新的器件结构。第一类 从增加器件纵向耐压出发,提出了三种新器件:T-RESURF 型 SON LDMOS、 PSUB 型 SOI VLD LDMOS 和界面电荷岛型 SOI LDMOS。相比传统 SON 结 构,T-RESURF 型 SON LDMOS 在保持相同耐压同时,比导通电阻降低了 40.8%。第二类提出一种 U 型槽栅 SOI MOSFET,利用积累层来降低比导通电 阻,相比常规槽栅结构,比导通电阻降低了 83%,突破硅极限。关键词:薄层 SOI, LDMOS(横向双扩散金属氧化物半导体), 背栅模型,横 向线性变掺杂,击穿电压ABSTRACTSOI (Silicon on Insulator) high voltage LDMOS (Lateral Double-diffused Metal Oxide Semicondutor) devices are widely used in smart power integrated circuits such as automotive electronics, medical electronics, smart appliance and aerospace. Compared with thick layer SOI LDMOS, thin layer SOI LDMOS provides good technology compatibility and less parasitic effects. Hence, thin layer SOI high voltage LDMOSdevices have good prospects in power integrated circuits,expe

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档