为什么美国依仗“印钞机”玩命印钞票.doc

数字电子电路期末练习题题A1、 已有逻辑电路如图1所示，请画出其对应的真值表。 图12、 已知四变量函数，试用卡诺图化简，求出最简与-或式。3、 有一简单时序逻辑电路如图2所示，试写出当C=1和C=0时电路的下一状态方程Qn+1，并说出各自实现的功能。 图24、 如图3所示电路的输入信号波形如图4所示。设电路的起始状态为1，试画出相应的Q的输出波形。图3 Q 图45、 若如图5电路的初始状态为Q1Q2=00，当输入序列X=010101101时，输出序列Z是什么？由此可见，电路实现了什么功能？图5二、.画波形：1、下图中，对应CP和A的波形，画出输出Q的波形。（设触发器初态为0）2、在下图中，已知CP 波形，画出对应Q端和端的波形。三.分析题：分析下图，写出F的表达式，并用最少的与非门实现其功能（设输入端的原、反变量均提供），画出逻辑电路图。下图为由异步清零、同步置数的同步四位二进制加法计数器74161的功能真值表及构成计数器的电路，设初态为QDQCQBQA=0000，试画出其状态转换图（QDQCQBQA），说明是几进制计数器。 输 入 输 出CpCrLDPTABCDQAQBQCQD×0×××××××0000↑10××ABCDABCD×110××××× 保 持×11×0×××× 保 持↑1111×××× 计 数下图为由异步清零、同步置数的同步四位二进制加法计数器74161的功能真值表及构成计数器的电路，设初态为QDQCQBQA=0000，试画出其状态转换图（QDQCQBQA），说明是几进制计数器。六.设计题：2. 用与非门设计一个组合电路，用来检测并行输入的四位二进制数B8B4B2B1，当其值大于或等于5时，输出F=1，反之F=0。输入端只有原变量可用。画出逻辑电路图。3、用JK触发器和必要的逻辑门，设计一个同步五进制加法计数器。4、用JK触发器和必要的逻辑门，设计一个同步四进制加计数器。5、设计一个4输入的检测电路，输入信号A，B，C，D为8421BCD码，当输入的BCD数可以被2和3整除时，输出为1。请：① 列出电路的真值表。② 化简真值表。③ 用与非门实现此电路，输入信号可以有反变量。④ 用四选一数据选择器及少量逻辑门实现此电路。6、试用ROM来完成一个逻辑电路，要求能对两个一位二进制数全减计算。7、用中规模计数器芯片可以灵活地实现各种计数器：① 用74LS192实现8421码十进制计数器，即计数状态应从0000到1001循环，画出逻辑图。② 用两个这样的十进制计数器构成一个十进制模100计数器，画出连接图。③ 用两个这样的十进计数器和少量逻辑门，构成一个十进制模80计数器，画出连接图。(注：此问，也可不用逻辑门。)注：74LS192功能表见表1。表1? 74LS192功能表CPACPDCRDCBAQDQCQBQAФФФ1ФФФФ0 0 0 0ФФ00d c b ad c b a? 110ФФФФ加计数110ФФФФ减计数1110ФФФФ保持原状态端子说明：CPA：加计数时钟输入 CPD：减计数时钟输入：预置控制输入 CR：复位输入D.C.B.A：预置输入 C0：进位输出，加计数到1001后，输出脉冲。QD QC QB QAD C B A74ls192QD QC QB QAD C B A74ls192CPACPDB0COCR8、设计一个可变进制的同步计数器。它有一个控制端M:当M=0时，实现六进制计数器；M＝1时，实现四进制计数器。请用D触发器和门电路实现，画出驱动方程、状态方程、输出方程、状态转换图、最简逻辑图。1．图（1）所示卡诺图的逻辑关系式为Y=（ ）。2．逻辑函数的最简与或式是（ ）；由该逻辑函数组成的电路是否存在着竞争冒险的现象（ ）。3．写出图（2）所示电路输出与输入关系的逻辑表达式Y=（ ）。4．图（3）所示电路为用555定时器组成的多谐振荡器，要降低该电路的振荡频率，电位器VR必须向（上 / 下）调，VR变化时，输出信号的占空比δ是变（大 / 小）了。5．图（4）电路中的74160为同步十进制计数器，该器件的端