- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
1553B总线远程终端一种设计
1553B总线远程终端一种设计 摘 要:该文首先简要介绍了MTL-STD-1553B总线情况,然后介绍了某产品的总线设计,该产品是在BU-61580的基础上设计的总线的远程中端(RT);详细介绍了该产品的设计方法,并针对该产品总线消息帧特点,着重介绍了BU-61580消息堆栈的设计。经验证,产品能可靠地完成与总线控制器(BC)的通信。 关键词:MTL-STD-1553B RT 远程终端 消息 中图分类号:TP4 文献标识码:A 文章编号:1674-098X(2014)10(a)-0051-04 A Design of MSL-STD-1553B’s Remote Terminal JIANG Xiaozhuang (China Airbome Missile Academy,Luoyang Henan,471009,China) Abstract:This paper introduces the situation MSL-STD-1553B first,then introduces the bus design of one product,it is an remote terminal(RT),designed based on BU-61580.Then introduces the design method of the product in detail,and focus on the design of message stack according to the characteristics of the product. After verification,the product can communication with BUS CONTROLLER reliably. Key words:MTL-STD-1553B RT remote terminal message 随着计算机计数的发展,航空电子综合化也在飞速的发展,综合化系统中的每个子系统都通过总线发送和接收消息,现代航空电子综合化系统通常采用MTL-STD-1553B多路传输数据总线通讯系统,MTL-STD-1553B通信网络系统包括终端和电缆等,总线的传输速度1M比特。终端类型有总线控制器(BC)、远程终端(RT)和总线监视器(BM)。 BU-61580是美国DDC公司生产的MTL-STD-1553B总线协议芯片,可以分别作为BC/RT/MT。它具有灵活的处理器/存储器接口、帧自动重复总线控制、自动重试总线控制、可靠性高等特点,能满足各类应用环境的要求。本文介绍的是一种远程终端(RT)的设计。 1 系统概述 该产品采用dsp(TMS320F240)加BU-61580进行总线设计,设计完成后,该产品可以作为通信系统的远程终端(RT)进行工作。 该产品总线接口协议有如下特点:该系统总线消息分为周期消息和事件消息,周期消息和事件消息以信息帧的形式发送,每帧发送计数到的周期消息和需要发送的事件消息。为了适应该总线消息的特点,产品作为远程终端对BU-61580消息接收响应进行了特殊的优化设计。 该产品总线部分的功能设计主要由两部分组成,硬件设计和软件设计。 2 硬件设计 通过硬件连接,BU-61580的寄存器和数据空间被映射为dsp的外扩存储器,dsp通过访问和修改其外部存储空间,完成对BU-61580的设置及总线数据读写工作,其硬件链接如图1所示。 BU-61580主要管脚设计有以下内容: clock in:接16 M时钟。 MSTCLR:控制器复位,上电后至少100ns的低电平。 D15~D0:直接与dsp数据线D15~D0连接。 A15~A0:BU-61580的A11~A0接dsp的A11~A0,A15~A12悬空。 SELECT及MEM/REG:dsp的A15~A12译码作为SELECT和MEM/REG,完成地址空间映射dsp的0x8000和0x9000映射为61580的数据空间和寄存器空间的起始地址(此处若仅使用数据空间,则在译码时将dsp的DS作为译码条件之一)。 RD/WR:读写有效信号,直接与dsp 的RD/WR连接。 STRBD:与SELECT一起初始化控制主处理器与BU-61580的数据传输。此处直接与dsp的STRBD连接。 READYD:与主机的握手信号,高电平标识地址线数据线占用。可通过译码后送dsp连接,在译码时可加入SELECT等信号作为译码条件。 INT:芯片中断,本文直接连接dsp外部中断1。 TRIGGER_SEL:在16bit缓存模式下,无连接。 MSB/LSB:在缓存模式下,MSB/LSB用
文档评论(0)