基于VHDL语言的的电子钟设计.docVIP

通信电路EDA课程项目基于VHDL语言的的电子钟设计负责人：xxxxxxxxxxx成 员：xxxxxxxxxxxxx、xxxxxxxxxxxx完成日期：xxxxxxxx目 录1、设计要求与目的2、设计原理3、设计流程4、编程构想及项目程序代码5、项目仿真与分析6、项目说明Part 1设计要求：设计一个电子钟，在输入时钟脉冲的作用下，采用24小时制计时，可以显示时、分、秒，用户也可以自行设置时间设计目的：掌握多位计数器相连的设计方法。掌握十六进制，二十四进制，六十进制计数器的设计方法。掌握程序的层次化设计方法。培养团队合作，分析问题，解决问题的能力。Part 2设计原理：电子时钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“分计数器” 。“分计数器”也采用60进制计数器，每累加60分发送一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出来。校时电路器是用来对“时”“