第八 清华1.pptVIP

《数字电子技术基本教程》 第八章 可编程逻辑器件 1. 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的集成电路。 数字 系统 8.1 可编程逻辑器件的基本特点 二、PLD的发展和分类 PROM是最早的PLD PLA 可编程逻辑阵列 PAL 可编程阵列逻辑 GAL 通用阵列逻辑 CPLD 复杂可编程逻辑器件 FPGA 现场可编程门阵列 8.2 可编程逻辑阵列（PLA） 电路结构：一个可编程的与逻辑阵列、一个可编 程的或逻辑阵列、输入缓冲电路和输出缓冲电路。 PLD门电路的常用画法 ×表示两条线通过编程相连 · 表示两条线是硬件连接的 没有连接符号两条线表示不相连 组合逻辑型的PLA 一个具有3个输入端、可以产生4个乘积项和3个输出函数的PLA结构图。 输出缓冲电路由一组三态输出的缓冲器组成。 没有存储单元，用于设计组合逻辑电路 时序逻辑型PLA电路 缓冲电路中增加了若干触发器 将这些触发器的状态反馈到可编程的与逻辑阵列上 8.3 可编程阵列逻辑（PAL） 8.3.1 PAL的基本结构形式 由可编程的与阵列、固定的或阵列和输入、输出缓冲电路组成。 专用输出结构 1. 可编程输入输出结构 可编程输入输出结构的输出电路具有可编程控制的三态输出缓冲器G1。 8.3.2 PAL的各种输出电路结构 用途：组合逻辑电路， 有三态控制可实现总线连接 可将输出作输入用 2. 异或输出结构 在与或阵列的输出和三态输出缓冲器之间增加一级异或门。 便于对“与或”输出求反 用途：产生时序逻辑电路 3. 寄存器输出结构 增加了一些触发器，并将触发器的状态反馈到与逻辑阵列 上，以便为时序逻辑电路提供存储电路。 PAL16R4输出缓冲电路中含有4个触发器，且触发器的状态全都反馈到与阵列上。 可以设计组合和 时序逻辑电路 4. 可配置输出结构 输出电路由一组可编程的输出逻辑宏单元（output logic macrocell，OLMC）组成。通过对OLMC的编程，可以将输出电路的结构设置成不同的形式。 PAL22V10D 的OLMC电路结构图 OLMC可设置成的4种输出结构 8.4 通用逻辑阵列（ GAL） 通用性更强的可编程逻辑器件 电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC 编程单元 采用E2CMOS 可改写 GAL16V8的OLMC 数据选择器 8.5 复杂可编程逻辑器件（CPLD） 由若干可编程的通用逻辑模块（generic logic block，GLB）、 可编程的输入输出模块（input/output block，IOB）和可 编程的内部连线组成。 GLB中的宏单元 每个GLB中包含8～20个宏单元，规模较大的CPLD中可包含1000多个。 CPLD中的IOB结构 8.6 现场可编程门阵列（FPGA） 包含若干个可编程逻辑模块（CLB）、可编程输入输出模块 IOB和一整套的可编程内部资源。 以Xilinx公司的XC2064为例1. CLB 包含一个组合逻辑电路、一个D触发器和6个数据选择器。 可构成时序电路。 2. IOB 由三态输出缓冲器、输入缓冲器、D触发器和两个数据选择器组成。 可以设置为输入/输出；输入时可设置为同步、异步。 3. 内部互连资源 包含许多水平方向和垂直方向的连线和可编程的开关矩阵SM， 以及许多可编程的连接点 8.7 PLD的编程及硬件描述语言 对PLD进行编程就是要设置其中每个可编程元件的开关状态。 早期的PLD均需 离线进行编程操作，使用开发系统； 目前在CPLD中多采用“在系统可编程（ISP）”技术。 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic） 状态转换图（ FSM） 二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试 硬件描述语言（hardware description language，HDL） 一种专门用于描述电路逻辑功能的计算机编程语言，能对任 何复杂的数字电路进行全面的逻辑功能描述。 VHDL ：针对超高速数字集成电路的硬件描述语言 Verilog：和C语言有很多相似之处 《数字电子技术基本教程》