基于FPGA心电FIR滤波器设计.docVIP

基于FPGA心电FIR滤波器设计 　　[摘要]介绍一种基于FPGA的心电FIR滤波器的设计方法。在设计过程中，利用MATLAB滤波器设计工具来决定滤波器系数，然后给出了该本心电FIR滤波器的源Verilog HDL代码。本滤波器具有较好的滤波能力，可以有效地滤除干扰成分，有一定的实用价值。 　　[关键词]FPGA FIR数字滤波器 Verilog HDL 心电信号 　　中图分类号：TP2 文献标识码：A 文章编号：1671－7597(2008)0920033－01 　　 　　一、引言 　　 　　当前，心血管疾病发病率较高,它严重地威胁着人类健康。根据卫生部门的统计，目前我国患有不同程度的心血管疾病的人数高达近亿人，每年死于心血管疾病的人数高达几十万。因此，设计出物美价廉的心电监护产品，对提高人民的健康水平具有重大的现实意义。 　　FIR数字低通滤波器是心电监护仪的重要组成部分，其作用是滤除心电信号的高频干扰，得到纯净的心电信号（心电信号能量主要集中于0.05至100Hz之间）。到目前为止，一般可以用三种方法来实现FIR数字滤波器，即专用DSP芯片法、通用DSP芯片法和FPGA芯片法。专用DSP芯片法是利用市场上现有的DSP芯片来对信号进行数字信号处理，其缺点是很不灵活；通用DSP法是利用通用的DSP芯片来对信号进行处理，它是通过顺序执行程序的方式来实现其数字处理功能的，因此，这种方式虽然很灵活，但是处理的速度不够快，有时不能满足实时处理信号的要求。FPGA芯片法是利用FPGA芯片来处理信号，它最大的特点是可编程性和并行性，可编程性可以提高系统的灵活性，而并行性可以提高系统的速度性，因此，FPGA芯片法即有处理信号的灵活性，也有处理信号的速度性，是现代数字信号处理的最优解决方案。本文将介绍利用FPGA器件来设计16阶FIR数字滤波器思路。 　　 　　二、FIR数字滤波器的原理与结构 　　 　　FIR数字滤波器的传递函数为： 　　 　　由图可知，FIR滤波器完全由其系数决定，利用MATLAB来求解FIR滤波器的系数较为方便。 　　 　　三、利用MATLAB求FIR滤波器的系数 　　 　　心电信号属于低频信号，其有效成分在0.05至100Hz之间，因此，要设计一个低通数字滤波器对心电信号进行滤波。在设计过程中，可以利用MATLAB中的滤滤器设计工具来决定本滤波器的系数，其步骤如下： 　　第一步：点击MATLAB快捷方式→Stard→Toolboxes→FilterDesign→FilterDesignAnalysisTool 进入滤波器设计界面； 　　第二步：确定滤波器的类型、设计方法、滤波器的阶数和滤波器的频率响应等信息，设计所要的滤波器； 　　第三步：优化滤波器系数，使滤波器的各个系数都为整数； 　　第四步：分析滤波器的性能指标是否满足设计要求； 　　第五步：导出滤波器的系数。 　　 　　四、FIR数字滤波器的Verilog HDL语言的实现 　　 　　在数字系统中，用移位寄存器来实现信号的延时操作，在时钟的上升沿到来时，寄存器的数据移位一次；用乘法器与加法器来实现信号的乘累加。此FIR数字滤波器的Verilog HDL语言的源代码如下： 　　module FIR-16(iclk,idata,odata); 　　inputiclk; //时钟 　　input [7:0] idata;//输入信号 　　output[7:0] odata;//输出信号 　　wire[19:0]modata;//乘累加结果 　　reg[7:0] mreg[15:0];//移位寄存器 　　always@(posedge iclk)//每个时钟上升沿到来时，移位寄存器移位一次 　　begin 　　mreg[0]=idata; 　　mreg[1]=mreg[0]; 　　mreg[2]=mreg[1]; 　　mreg[3]=mreg[2]; 　　mreg[4]=mreg[3]; 　　mreg[5]=mreg[4]; 　　mreg[6]=mreg[5]; 　　mreg[7]=mreg[6]; 　　mreg[8]=mreg[7]; 　　mreg[9]=mreg[8]; 　　mreg[10]=mreg[9]; 　　mreg[11]=mreg[10]; 　　mreg[12]=mreg[11]; 　　mreg[13]=mreg[12]; 　　mreg[14]=mreg[13]; 　　mreg[15]=mreg[14]; 　　end 　　assign modata //乘累加器 　　=(mreg[3]+mreg[12])*5+(mreg[4]+mreg[11])