基于FPGA多频耳声导抗测试系统设计.docVIP

基于FPGA多频耳声导抗测试系统设计 　　摘 要： 为了实现多频探测音的声导抗测试方法，提升声导抗诊断灵敏度，设计一种基于FPGA的多频耳声导抗测试系统。采用FPGA芯片协调多模块同步工作，实现上位机通信、探测音产生、气压改变、声压和气压信号采集、数据缓冲和传输等核心功能，由上位机软件对数据实时处理和鼓室导抗图显示。系统对多名正常听力成年人采用1 000 Hz高频和226 Hz低频探测音进行测试试验，结果稳定并与理论分析一致，表明该系统设计正确和工作可靠。 　　关键词： FPGA; 多频探测音; 耳声导抗测试; 诊断灵敏度; 同步工作; 鼓室导抗图 　　中图分类号： TN304.94?34; TH77 文献标识码： A 文章编号： 1004?373X（2018）12?0063?04 　　Abstract： A multi?frequency ear acoustic immittance testing system based on FPGA is designed to realize the acoustic immittance testing method for multi?frequency probing sounds and improve the sensitivity of acoustic immittance diagnosis. The FPGA chip is used to coordinate multiple modules′ synchronous working， so as to realize the key functions such as communication with the upper computer， generation of probing sounds， air pressure variation， acquisition of sound pressure and air pressure signals， and data buffering and transmission. The software of the upper computer is used to perform real?time data processing and tympanogram display. A test in which several adults with normal hearing were tested with the 1000 Hz high frequency probing sounds and 226 Hz low frequency probing sounds was carried out by the system. The testing results are stable and consistent with those of the theoretical analysis， which indicates the correctness and reliability of the designed system. 　　Keywords： FPGA; multi?frequency probing sound; ear acoustic immittance testing; diagnosis sensitivity; synchronous working; tympanogram 　　0 引 言 　　耳声导抗测试是在改变外耳道压力的情况下引起鼓膜连同听骨链对探测音的顺应性的改变，测量耳道内的反馈声压发生改变，利用等效容积法，将其与已知容积的标准腔内声压级相比，得到声导抗值，从而画出耳道内气压与声压的关系图，既鼓室导抗图[1]。耳声导抗测试被广泛应用于中耳功能状态检查。根据探测音的频率不同，可分为低频耳声导抗测试和高频耳声导抗测试。低频耳声导抗测试主要反映中耳的劲度声纳的情况，高频耳声导抗测试主要反映中耳质量声纳的情况[2]。测量时既要同步采集气压和声压数据，又要同步改变耳道内压力。国内关于耳声导抗测试仪器的研发较少，文献[1]利用ARM作为主控芯片，硬件结构复杂，且因ARM只有串行工作模式的限制[3]，不能实现声压和气压采集并行同步进行，数据结果需要校正，较难实现。本文根据以上设计的不足，结合当前FPGA的发展及其接口简单灵活、数据传输速率快且资源容量大等特点[4]，提出采用FPGA作为主控芯片实现耳声导抗测试仪的设计。FPGA芯片既能用作数字频率合成器（Direct Digital Synthesizer，DDS）产生多个频率探测音，又能同步控制气压声压采集，还能同步控制气压改变以及数据传输。