基于Trident新一代数字系统DDR2信号完整性设计.docVIP

基于Trident新一代数字系统DDR2信号完整性设计 　　[摘要]一种基于Trident Pro-QX数字电视系统的DDR2 400信号完整性设计、采用Cadence SPecctraQuest 仿真平台进行分析设计。类似于理论指导实践，来保证memory在高速状态下，保持稳定工作。从而达到研发成本最小，系统效率最大。 　　[关键词]DDR2 Pro-Qx 数字电视 信号完整性 Cadence SPecctraQuest 　　中图分类号：TN94文献标示码：B文章编号：1671－7597 (2008) 0310013－03 　　 　　随着多媒体和通信技术的飞速发展，人们对多媒体及其视频应用的需求日益增长。数字电视开始为民众所广泛接受。同时伴随着系统朝着小型化，高速化快速发展。高端数字电视已开始采用DDR2 400的memory，有的甚至采用GDDR3.在如此高速的状态下，系统的信号传输质量将接受极大的考验。所以研究和开发出一种高速状态下的信号完整性设计方案具有重要的现实意义和实用价值。 　　 　　一、系统设计 　　 　　Pro-Qx 是Trident 第五代面向高清电视的SoC数字电视引擎。它具有时下流行的双核设计，双CPU都达到350MHZ，为系统提供了强大的动力。支持DDR2 400，内存扩展到256M。目前Pro-Qx应用于数字电视、数字机顶盒和其他信息产品上。信号完整性（Signal Integrity 简称SI）是指在信号线上的信号质量。差的信号完整性不是由某一单一因素导致的，而是系统设计中多种因素共同引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。这里主要讨论反射问题。 　　DDR全称Double Date Rate SDRAM，利用时钟的上升沿和下降沿进行数据传输，比普通的SDRAM带宽提高了一倍。做个形象的比喻，给自行车车胎打气。SDRAM就好比打气筒被按下的时候，气才能被打进轮胎里，而DDR则能在你拎起时，也能把气打进轮胎。DDR实现了在同一时钟频率下，两倍于SDRAM的数据传输速率。官方定义DDR有266/333/400MHZ，DDR2 2有400/533/667MHZ。DDR2与DDR的区别如下表。 　　 　　（一）Pro-Qx功能概述 　　Pro-Qx是一颗功能强大的SoC芯片，能支持各种音视频标准，本文主要讨论其与DDR2部分的接口。它可以使用一颗32位的memory，也可以再添加一颗，从而支持64位memory。 　　1.Pro-Qx存储器接口 　　存储器接口（MI)：MI包括两个模块，arbiter(裁决)和memory controller(控制器)。对memory的访问要求，只有在MI模块中通过二级裁决和存储器控制转换后，才能将请求发送到memory里。 　　（1）Arbiter 　　arbiter(裁决器)包含两个级别。第一级有两个通道，高通道和低通道。在第一级裁决完后，第二级会把高或低请求传递到控制器。 　　（2）Memory Controller（存储控制器） 　　它是一个控制存储器运行顺序和时序的功能模块。它从裁决器那里获得访问请求，通过地址映射，再把这些请求放入异步FIFO。 　　2．DRAM initialization（初始化） 　　Precharge_ALL_Bank--Set Extended_Mode_Register2--Set Extended Mode Register3--Set Extended Mode Register（Enable DLL）---Set Mode Register（Reset DLL）--Precharge All Bank-Refresh--Set_Mode_Register--Many sets Extended Registers to do OCD calibration-Refresh---（start normal operation） 　　 　　图1 Pro-Qx结构图 　　 　　（二）扩展存储器 　　由于Pro-Qx支持两个分离的32位DDR2接口，所以实际可以支持64位。本例中采用4颗16MX16的memory。其内部框架如图二。 　　 　　图 二 　　 　　1．DDR2的工作原理 　　（1）内存传输 　　为了储存资料，或者是从内存内部读取资料，CPU都会为这些读取或写入的资料编上地址（也就是我们所说的十字寻址方式），这个时候，CPU会通过地址总线（Address Bus）将地址送到内存，然后数据总线（Data Bus）就会把对应的正确数据送往微处理器，传回去给CPU使用。 　　（2）存取时间 　　所谓存取时间，指的是CPU读或写内存内资料的过