基于PLL数字式频率合成器分析①.docVIP

基于PLL数字式频率合成器分析① 　　[摘 要]文章简要介绍了数字式频率合成器的工作原理,在此基础上提出了实现数字式频率合成器的设计方案。并依据其实现形式引出了单环和双环数字锁相式频率合成器的实现方案。尤其是对双环数字锁相式频率合成器作了较详细的分析。 　　[关键词]PLL 数字式 合成器 分频器 　　[中图分类号]TN914[文献标识码]A[文章编号]1007-9416(2009)11-0040-03 　　 　　数字式频率合成器,具有良好的窄带跟踪滤波特性和抑制寄生干扰能力,既能得到高质量的输出信号,又便于实现集成化及小型化[1～6]。由于这些优点,数字式频率合成器获得了越来越广泛的应用,特别是在重量和体积都有严格限制的通信设备中,应用更为普遍[7～10]。本文着重对单环和双环数字锁相式频率合成器的实现方案的分析。 　　 　　1 数字式频率合成器的原理与设计方案 　　 　　1.1 原理 　　数字式频率合成器,它是基于锁相式频率合成(PLL)的原理上,是锁相式频率合成器的一个特例,其结构特点是在基本锁相环路(PLL)中插入一个可变分频器,如图1所示。由于可变分频器是由脉冲数字电路组成的,因此把这种带有可变分频器的锁相环叫做数字锁相环路[2]。在数字式频率合成器中,输入参考信号由高稳定晶振输出经参考分频器分频后获得,VCO输出信号在与参考信号进行相位比较之前先进行N次分频,VCO输出频率由分频比N来决定[7]。 　　1.2 设计方法 　　当环路锁定时,可变分频器的输出频率等于参考频率,而=,所以VCO输出频率与参考频率的关系是与=。从这个关系式可以看出,数字式频率合成器是一个数字控制的锁相压控振荡器,其输出频率是参考频率的整数倍。通过频率选择开关改变分频比N,VCO输出频率将被控制在不同的频道上。例如,设=100KHz,如果控制可变分频比N=6.1～61.9, 那末VCO输出频率=6.1～61.9MHz(频率间隔为100KHz)。因此,数字式频率合成器可以通过可变分频器的分频比N的设计,提供间隔小的大量离散频率。 　　 　　2 单环数字式频率合成器 　　 　　2.1 系统模型 　　单环数字式频率合成器是指采用单个数字环的频率合成器,只要合理设计可变分频器的分频比N,就可得到所需要的输出频率和频率间隔。 　　2.2 系统分析 　　对于图1,要求输出频率范围为=6～6.999MHz,频率间隔=1KHz,可取参考频率=1KHz(采用同频鉴相,锁定时==)。这时可变分频器的分频比为=/=6000～6999。 　　当要求数字环输出频率较高时,可变分频器的分频比数值会很大,况且可变分频器的工作速度将受它的最高工作频率的限制,在这种情况下往往是在可变分频器之前加一个定比分频器(分频比固定,无预置过程,速度可以提高)。如图2所示。 　　设=1KHz,固定分频比=16,可变分频比=4375～6250,则图2所示的单环数字频率合成器输出频率范围和输出频率间隔分别为====(4375～6250)×16×1=70000～100000(KHz)=70～100(MHz);==16×1=16M(KHz)。 　　 　　3 双环数字式频率合成器 　　 　　3.1 系统模型 　　多环数字式频率合成器是指采用多个数字环的频率合成器。常用的有双环和多环数字锁相式频率合成器。本文仅讨论双环数字锁相式频率合成器。图3是某单边带接收机频率合成器中的KHz部件方框图。产生2.10001～3.10000MHz范围、频率间隔为10Hz的10万个离散频率点。 　　由上图可见,该KHz部件采用了两个数字环,因此图为双环数字式频率合成器。由于在两个数字环中均采用了电流型鉴相器,故在环路中没有单独画出环路滤波器。 　　3.2 系统分析 　　从图3所示的双环数字式频率合成器的实现方案图中可以看出:对于环路2的参考频率=0.001MHz,锁定时=?=?=0.001(MHz)。=6000～6999,相应的范围为6000～6999KHz,VCO-2的输出经过除5分频器、除可变分频器、除2分频器分频后,输出频率为=(MHz)。低通滤波器用以滤除除2分频器输出的各高次谐波,取出基波送到环形混频器。低通滤波器输出的最低频率为0.0001?=0.0001?6000/316≈0.0019MHz,最高频率为0.0001?=0.0001?6999/217≈0.00323MHz。环形混频器取差频输出,混频滤波单元输出频率 　　(MHz)其频率范围近似为98.10～96.77KHz。 　　而对于环路1来讲,当锁定时,则=,因而有=?=?=?(0.01-0.00001?/)=0.01-0.00001(MHz)。显然,的频率间隔为0.0001MHz=10