基于FPGA模拟视频信号到SDI信号转换实现.docVIP

基于FPGA模拟视频信号到SDI信号转换实现.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA模拟视频信号到SDI信号转换实现

基于FPGA模拟视频信号到SDI信号转换实现   摘要:随着眼下数字电视的普及和多媒体技术的迅猛发展,数字视频数据日益增多。数字化引起了电视技术领域的极大变革。如何将已经存在的模拟视频信号转换为SDI信号已经成为一个重要的课题。目前,我国处于模拟、数字信号并存阶段,而模拟视频信号到SDI信号的转换就是这个过渡阶段必不可少的关键性技术。本文介绍了一种基于FPGA芯片的实时视频图像处理系统。详细讨论了从模拟复合视频信号CVBS到SDI信号之间的转换过程。经实验结果证明,本设计基本实现了模拟视频信号到SDI信号的转换,达到了一定的预期效果。   关键词:模拟信号;SDI信号;FPGA;I2C总线   中图分类号:TN791 文献标识码:A 文章编号:1007-9416(2017)11-0059-03   随着多媒体技术及Internet的迅速发展,人们对数字化的需求日益增加,图像、音频、视频等多媒体数据大量涌现。视频作为一种主要的媒体类型,在丰富人们的生活、教育、娱乐等方面起到了越来越突出的作用。同时,随着视频类型的增加和数据量的日益庞大,如何有效地传输这些数据已成为一种迫切的需求。并且毫无疑问数字电视是个大方向,与其它任何事物的发展一样,中国数字电视产业的发展,也有其自身发展的规律。目前,我国处于模拟、数字信号并存阶段,而模拟视频信号到SDI信号的转换就是这个过渡阶段必不可少的关键性技术。   1 研究对象与方法   本次研究将开发一个FPGA硬件平台,该平台利用TVP5150解码芯片对由摄像头采集到的视频数据进行A/D转换,得到的数据流经FPGA处理最终输出SDI信号。我们使用到的TVP5150是超低功耗、支持NTSC/PAL/SECAM等格式的高性能视频解码器,在正常工作时,它的功耗仅115 mW,并且具有超小封装(32脚的TQFP),因此非常适用于便携、批量大、高质量和高性能的视频产品。基于FPGA的模拟?频信号到SDI信号转换的实现也在推动着数字化的进一步发展和成熟。因此,本研究有着非常重要的现实意义。   2 系统方案设计   2.1 硬件系统描述   对于一路模拟视频信号,将其作为输入接到我们设计的实验箱上,经过处理后输出为SDI格式的串行数字信号。整个硬件平台如图1所示,其中FPGA采用高性能的CycloneIII EP3C55F484芯片[1]。   开发板外形如图2所示。开发板涉及的硬件有:(1)FPGA芯片:EP3C55F484C8;(2)解码芯片:TVP5150;(3)摄像头;(4)并串转换芯片:CY7B9234;(5)SDI输出驱动芯片:CLC007;(6)27M晶振一个;(7)程序下载电缆USB Blaster一条;(8)显示器。   本硬件平台已具有实现模拟视频信号到SDI信号的转换的功能。模拟视频的解码需要解码芯片TVP5150来完成,I2C总线的配置和加扰等功能都需要FPGA来完成。本平台综合布局FPGA,在QuartusII环境下加扰码、NRZI编码器,集成为完整的可编程片上系统。至此,硬件部分的设计完成[2]。   2.2 硬件系统与FPGA关联过程   本次课设使用FPGA芯片为Cyclone III的EP3C55F484C8,功能较为强大,整个程序仅使用了其很少一部分资源,其中使用了9%的管脚和两个锁相环[3]。具体情况如图3所示。   整体设计流程分为“前期”工程和“后期”工程两步。所谓“前期”步骤开始于提出基本方法和建立在框图层次上的模块,大型的逻辑设计通常是分层次的。第二步是真正为模块编写VHDL程序,包括接口,内部细节。第三步是仿真/验证。仿真/验证之后,进行“后期”阶段的工作,“后期”阶段分为三个步骤:逻辑综合、装配与布局/布线、延时分析。   编写程序完成后,要选择与开发板上使用FPGA芯片对应的芯片,本设计中选择的是EP3C55F484C8,选择的方法是Assigments/Device,在Device Family中选择Cyclone III,Availiable device中选择EP3C55F484C8即可。在编译无误后进行引脚的分配。在开发板上,FPGA芯片与其它外围设备的连接时固定的,各引脚都与不同外围芯片的不同引脚相连,经过以上编译,片上系统已经为映射到相应EP3C55F484C8芯片产生了FPGA资源的分配文件[4]。引脚分配界面如图4所示。   分配好引脚后的某些选项需要设置。选Assigments/Device/Device and pins Options进行设置。对于没有用到的引脚,在Unused Pins标签页选择As inputtri-stated。经过这步设置后,再编译工程就会正常而不报错。编译无错后,可以使用Qua

文档评论(0)

bokegood + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档