CMOS图像传感器芯片后端设计和实现.docVIP

CMOS图像传感器芯片后端设计和实现 　　摘 要 本文阐述了CMOS图像传感器芯片数字模块的后端物理设计与实现。结合芯片电路自身的特点，提出了相应的设计方法，重点介绍了布局规划，电源规划，时钟树综合，静态时序分析和物理验证。考虑到深亚微米下芯片的复杂性，芯片经过可制造性设计和相关验证后才交付代工厂。芯片最终采用0.11 ?m CIS工艺成功流片，测试结果表明各项参数符合设计要求。 　　【关键词】后端 物理设计 布局布线 　　1 引言 　　目前有许多不同的成像系统，而其中被普遍采用的图像传感器主要分为电荷耦合器件CCD和互补金属氧化物场效应管CMOS两大类。随着CMOS制造工艺水平不断提高，CMOS图像传感器的低功耗、小尺寸、单芯片系统集成等优势越来越明显，从而被广泛地应用在数码产品、空间光学系、医疗设备、视频监控、汽车电子等社会生活各个领域。因此，设计一个具有市场竞争力的图像传感器芯片具有重要的现实意义。本文阐述了一个640×480 CMOS图像传感器芯片的物理设计，描述了整个后端物理设计过程，结合芯片电路自身的特点，提出了相应的设计方法。最终芯片成功流片，芯片面积是44.9 mm2，封装后面积是216mm2，测试数据结果表明，各项参数符合设计要求。 　　2 芯片概况和主要结构 　　芯片基于0.11μm CIS工艺制造。芯片使用3.3V电压供电，内部共有3个时钟，设计功耗为198mv，封装引脚为48个。相比CCD，CMOS图像传感器则是把整个图像系统集成到同一芯片内。该芯片是一款较为复杂的数模混合的SOC芯片，它集成了包括二维像素感光阵列，放大器，寄存器阵列，时序控制单元，偏置电路和A/D单元等在内的多个模块单元，从而构成了整个图像采集系统电路。 　　其中二维像素感光阵列由640×480个像素单元共同组成。放大采用2倍PGA控制可进行8倍模拟增益放大，从而将像素上反映光强的弱电荷信号进行了差分放大。模数转换器（AD）单元采用双通道流水线AD转化器完成模拟至数字之间的转换，其分辨率为10位。时序控制单元控制着信号的读出模式、积分时间、数据输出速率等。为了使芯片中各单元电路按规定的节拍协调工作，芯片使用了多个时钟控制信号。 　　3 芯片物理设计 　　3.1 物理设计流程 　　芯片设计采用业界主流的ASIC半定制自顶向下（Top-Down）设计流程。其后端从网表到GDSII的设计流程如图1所示。 　　3.2 布局规划 　　布局规划在芯片设计中占据着重要的地位，它的合理与否直接关系到芯片的时序收敛、布线通畅、电源稳定以及良品率。本文芯片的布局规划基于Cadence EDI软件来实现。根据芯片的特点，布局时所有模块都放置在外边沿，目的是为了尽量保留完整的空间放置标准单元，并根据整体数据流的走向，尽量保证时序和逻辑上关系密切的模块靠近对方，这样便于走线，同时也提高了芯片面积利用率。由于芯片是数模混合，为了避免了数字信号与模拟信号之间的干扰。对于芯片中的模拟IP，则将其放置于芯片的角落或边沿，并且在模拟模块周围设置保护隔离环。 　　3.3 电源规划 　　深亚微米下，导线的宽度变小，长度变长，电压降效应更加影响了延迟的变化，降低噪声容限值，从而引起芯片时序违例，严重时可将芯片功能失效，因此电压降问题变得不可忽视。电压降对于芯片性能的影响非常大，一般情况下，5%的电压降会增大10%～15%的线延迟。因此一个合理的电源网格规划，是芯片设计考虑的首要问题。 　　芯片内核工作电压为1.5V，I/O工作电压为3.3V。根据工艺参数，越下层的金属宽度和pitch不断减小，而且电源线厚度也在减小，因此高层金属具有电阻率小，可有效减少IR-Drop。依据这个原则，在将外面的Power引入到芯片core内部时，就采用高层Metal构建stripe。同时每隔相应的距离，设计横竖交错相结合的电源条（Power Strips），形成供电网络结构，从而覆盖整个芯片，这样进一步减小了电压降（IR-Drop），使得芯片供电均匀。 　　3.4 时钟树综合 　　根据在芯片内的不同分布特点，时钟树可分为H-tree、X-tree、Balanced tree和clock grid/mesh等结构。时钟树综合根据时钟约束文件（SDC）的要求生成spec文件，从时钟根节点到每一个叶节点的延迟中，逐级地在适当位置插入缓冲器（Buffer或Inverter），选择合适的缓冲器类型和时钟树层次结构来平衡负载，尽可能减少偏移，得到最小时钟偏差，至此整个时钟网络形成。 　　由于时钟信号影响着整个芯片性能，则优先对时钟信号进行布线，为了减小时钟线上的串扰对时序造成的影响，采取了2×Width_2×Spacing_cts方式增大了时钟线之间的间距和宽度，减少了