DigRF协议及的应用.docVIP

DigRF协议及的应用 　　摘要：过去手机射频（RF, radio frequency）主要以模拟 I/Q调制为接口，而且没有统一标准，但在DigRF标准化之后，制造商将可依照成本或性能选择适合组件，而不再受限于单一供货商。随着数字技术的高速发展，从调制模块到解调模块以及对中频（IF, Intermediate Frequency）和基频的数字处理模块，过去的射频芯片中很多模拟模块都可以被数字模块代替。在手机芯片的设计中随着DigRF广泛的应用，缩短了芯片的开发周期，降低了芯片尺寸和成本并降低了功耗。本文将重点介绍目前比较成熟的DigRF1.12版的具体应用，以及DigRF的发展回顾和趋势分析。 　　 　　1、 DigRF简介 　　 　　DigRF是通讯基频（Base Band）芯片和RF芯片之间的标准化接口，用来在基频和射频间传送I/Q信号，以及时钟和触发信号。 　　DigRF之前，手机收发系统主要由三颗芯片组成，其中前两颗是纯模拟芯片，如图1所示。 　　 　　图1 纯模拟系统 　　 　　引入了DigRF之后，系统简化为由两颗芯片组成，如图2所示。 　　 　　图2 DigRF系统 　　 　　开发DigRF的目的主要是将复杂的模拟模块数字化以减少设计和制造的风险，减少芯片的管脚数量以降低芯片成本和采用较慢的时钟来降低功耗，同时缩短了开发周期并降低了制造和测试成本。 　　下面以较成熟的1.12版本来介绍DigRF的具体应用（图3）。 　　 　　图3 DigRF v1.12版接口示意图 　　 　　RxTx数据接口由RxTxData和RxTxEn组成。RxTxData主要负责在基频芯片和射频芯片上传输I/Q的数据。I/Q数据格式为高斯最小频移键控（GMSK，Gaussian Filtered Minimum Shift Keying）或八相移键控（8PSK，8 phase shift keying），既可以是数字滤波后的基频信号也可以是数字滤波前采样模数转换器的原始数据。RxTxEn是使能信号。以上两个信号都以SysClk作为时钟参考。 　　控制信号接口由CtrlData, CtrlEn 和CtrlClk组成。以基频芯片为主使，将控制信号传到射频芯片或者接收射频芯片传回的信号。CtrlData是数据信号，CtrlClk是使能信号，CtrlClk是独立的时钟。控制信号接口的主要作用是用来对射频信号中的寄存器进行读写，完成芯片设置，也可以读回射频芯片的数据。设计者可灵活运用此接口，甚至用来做可测行设计（DFT，design for test）的设计。 　　Strobe信号也是控制信号，一般用来完成从基频芯片到射频芯片的精确的触发，比如在手机的发射时，由Strobe送出触发信号，使射频芯片发出GMSK连续的脉冲信号。 　　主时钟接口由SysClk和SysClkEn组成。射频芯片将时钟通过SysClk传递到基频芯片，基频芯片通过SysClkEn来控制是否接收来自SysClk的时钟信号。 　　发送端具体的I/Q数据时序图如图4所示。 　　 　　图4 传输流模式 　　 　　一个GMSK或增强型数据速率GSM演进技术(EDGE，Enhanced Data Rate for GSM Evolution)信号脉冲里由156或155个信号组成，每一个信号由四位比特组成，其具体编码如图5所示。 　　 　　图5 传输信号编码 　　 　　SysClk为26MHz的时钟，在GMSK/EDGE中由于一个信号的采样率为270.8333kHz,所以每一个比特由24个SysClk组成。另外还有传输块模式，只是提高了传输速度。 　　接收端I/Q数据的三种时序图6所示。 　　从图6可以看出在接收I/Q信号时也有多种模式供设计者选择，其传输速率和数据格式略有不同。 　　 　　 　　图6三种接收模式 　　 　　2、DigRF发展趋势 　　 　　● 阶段1.0： 　　将图1中的混合信号芯片集成到了射频芯片，仍然采用并行I/Q，这个阶段后来并没真正应用到手机芯片，只为试验用。 　　● 阶段1.5： 　　在阶段1.0的基础上将并行 I/Q改为串行，一个完整的I/Q数据采样需要几个时钟周期传递，也称为伪串行。I/Q数据也是离散的，适用于第2.5代（2.5G）手机。 　　● 阶段2.0： 　　在射频芯片里又加入了串行器／解串器（SERDES ,Serializer/Deserializers），采用了串行I/Q交叉方式和外部控制总线，适用于2.5G手机，也支持了多种协议。最高系统时钟频率为26MHz，这个版本也被标准化为1.12版。 　　● 阶段3.0: 　　采用I/Q数据线和控制线复用的方