- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于ASIC的微机和RAM间脉冲驱动的接口设计
基于ASIC的微机和RAM间脉冲驱动的接口设计
计算机测量与控制.2005.13(12)
ComputerMeasurementamp;Control设计与应用
文章编号2005)12—1394—02中图分类号:TP368.1文献标识码:A
基于ASIC的微机和RAM间脉冲驱动的接口设计
王海涌,申功勋
(北京航空航天大学宇航学院,北京100083)
摘要:沦述l『利用VerilogHDI语言实现ISA端口操作和脉冲驱动RAM接¨逻辑没计,并充分利用端口读操作脉冲的所有信息
(前后沿和其低电平)实现了微机一端口一RAM的流水线式接f=__I设汁,设计原理及其编程简洁,基于可编程逻辑器件FPGA的逻辑实现
使外部硬件连接布线简单可靠;逻辑仿真结果符合硬件接【j时序的要求,在线阵CCD数据采集系统中应用效果良好.
关键词:VerilogHDI;可编程逻辑器件;端口;俘储器;流水线寄存器
DesignforthePulseDrivingInterface
BetweenComputerandRAMBasedOnASIC
WangHaiyong,ShenGongxun
(AstronauticsSehoolofBeihangUniversity.Beijing100083,China)
Abstract:TheISAportreadamp;.writeandpulsedrivingRAMinterfacearedesignedinFPGAbyVerilogHDI.Thereadpulseinformation,in
cludingtwoedgesandlowlevel,isusedinthecomputer--port—RAMpipelineinterfacedesign.Theprincipleanditsprogrammingarerathersimple.
andintegratingthelogicinaFPGAdevicemakestheoutsideboardroutingmoreorderlyandmorereliable.Thelogicsimulationresultsmeetallthere
quirementsofthehardwareinterfacetiming,thusthedesignoperatessuccessfullyintheCCDdataacquisitionsystem.
Keywords:VerilogHDI;programmablelogicdevice;port;RAM;pipelineregister
O引言
异步存储器应用于数据缓存的场合,比如计算机板卡上采
集的测控数据,往往采用-一片异步RAM存储芯片,以匹配采
集系统和数据七传系统之间时序上的差异.采用分立芯片产
生ISA总线接[=__I逻辑和异步RAM的数据,地址和控制总线逻
辑,已有传统的线路设计方案中,应用器件很多,布线复杂,
线路饭面积很犬,可靠性差.
复杂可编程逻辑器件(CPID和FP(;-A)的出现改变了先
前的数字逻辑设计模式和理念,采用CPID或FPGA,不仅使
设汁的电子产品达到小型化,集成化和高可靠性,而且器件具
有用户可编程的特性,大大缩短设计周期,减少设计费用,降
低没计风险】.本人设i1的-一块线阵CCD视频采集板,板上
全部数字逻辑由一片Ft(;A来实现.这些逻辑模块主要包括
ADC数据写RAM时序逻辑模块,控制逻辑模块,ISA总线和
RAM接口读写操作逻辑模块,本文介绍的是端口操作脉冲驱
动的异步RAM读操作组合逻辑的设计原理和特点.
1异步RAM芯片IDT71V256
II)T7lV256SA是一款32K×8bit的高速静态异步RAM.
该芯片可作为MPU(微处理器)的Cache,在本设计中作为
板卡上视频数据的缓存器.其结构和性能参见其说明书,这里
不再赘述.设计中选用的RAM读周期时序如图1所示
RAM读周期.管脚—W—E应置1,和都置0,对
于II)T7lV256SA12,型号的尾数12标明了芯片速度,读
周期t,的最小值为12ns,存取速度t,u的不超过12ns,数据
保持时间tw的最小值为3ns.
从定时关系图可知,设计内容主要是端口寄存器的总线设
置和地址生成逻辑的设计.
2微机端口操作脉冲的生成
传统上为实现端口的地址译码和读写控制,选用的分立芯
片除了74I.S138或74LS688等之外,还要加很多逻辑门电路,
图2所示为一PC/AT端1:3读写功能硬件实例,读写地址均为
240H,通过写241H端口实现对寄存器中内容的清除0.假
如端口和RAM问各总线电路也用分立器件组合,那么整个板
卡上选用的分立IC器件会很庞杂,布线面积很大.新设计的
采集板上选用了F
文档评论(0)