（毕业学术论文设计）-一种新型的位同步电路设计及硬件实现.docVIP

编号: 毕 业 设 计 题 目 一种新型的位同步电路设计及硬件实现 指导教师 学生姓名 学 号 专 业 电子信息工程 教学单位 德州学院物理系 二O一一年 六 月 一 日 目 录 摘要及关键词 1 1.引言 1 2.自动报站器各元器件概述 2 2.1 8051单片机 2 2.2 ISD2560语音芯片 2 2.3 LED显示器 3 3.自动报站系统的电路及程序设计 3 3.1 8051最小系统 4 3.2 语音报站模块 6 3.3 LED显示模块 10 3.4 键盘扫描模块 12 3.5 时间显示的实现 15 参考文献 16 致谢 17 摘 要 介绍了一种应用于数字通信系统中的新型位同步电路的设计方案，并通过硬件实现了此方案。该方案有效解决了传统位同步提取方法中的一些问题，如电路实现和技术过于复杂的问题、相位模糊、影响系统性能等。电路设计用同系列数字化芯片硬件实现后电路简单稳定，干扰小，同步精度高，跟踪范围比较宽，输入主频低，最后给出了仿真结果和硬件性能测试数据。 关键词 数字通信； 位同步； 硬件实现； 数字锁相环 Abstract This paper describes a novel design of synchronization circuit applied in digital communication systems. The design program effectively solves a number of problems in the conventional bit synchronization extraction methods, such as that the circuit implementation and technology are too complex, the phase ambiguous, and the system performance is affected. Circuit design is realized through hardware circuits with digtal chip in homologous series, and thus the circuit is high in stability, little in interference, accurate in synchronization, wide in tracking range and low in input master frequency. Finally, the performance test data and the hardware simulation results are given. Key words digital communication； bit synchronization； hardware realization； DPLL 1引言 随着数字通信技术的迅速发展,无线接收处理数字化应用已越来越多,对接收部分的功能(如短时突发信号接收)和速度的要求也越来越高。作为无线接收方的重要组成单元,位同步模块在无线数字传输领域里具有十分重要的作用,它直接影响到数字接收机的稳定性和可靠性。在数字通信系统中，同步技术是非常重要的，位同步也是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取帧同步、群同步及对接收的数字码元进行各种处理的过程中，也为系统提供了一个基准的同步时钟。系统能否有效、可靠地工作,在很大程度上取决于是否有良好的同步系统。传统的同步电路设计方法有插入导频法和直接法，电路实现和技术过于复杂，而且对系统性能有一定的影响。如插入导频法可能会因为导频和信号间的滤波不好而引起互相干扰，或因为信道不理想引起导频相位的误差，同时插入导频法要多消耗一部分不带信息的功率。因此与直接法比较，在总功率相同条件下实际信噪功率比要小一些。直接法的缺点是会出现相位模糊，且相位误差要小，分频器的分频比要很高。本文设计了一种用D触发器实现的同步电路方案，有效克服了传统方法中的问题，电路实现方便，输入主频低，干扰小，同步结果精确，频率跟踪范围较宽，使用新颖的技术实现加减脉冲，硬件实现后电路稳定，性价比高。 2 位同步电路各器件描述 2.1 与门 （1）与门的含义 只有当决定一件事情的所有条件都具