可编程时钟发生器IDT5V9885的应用技术.docVIP

可编程时钟发生器IDT5V9885的应用技术 　　[摘要]首先介绍IDT公司的可编程时钟发生器IDT5V9885的结构、工作原理及其在多时钟源技术方面的应用。其次详细阐述IDT5V9885提供的用户可编程的3-PLL(锁相环)的特性,通过一个整数分频的实例来说明其具体参数的设置方法,并利用Xilinx公司的iPMACT软件在JTAG编程模式下实现编程下载。最后得出结论:可编程时钟发生器IDT5V9885在数据通信、通讯行业、数字消费、网络应用和工业市场上有广阔的应用前景。 　　[关键词]可编程时钟发生器IDT5V9885JTAG接口 　　中图分类号:TN4文献标识码:A文章编号:1671-7597(2009)1110008-03 　　 　　一、引言 　　 　　为了满足复杂电路中各种芯片和接口在频率、IO和性能方面对时钟的需求,通常的解决方案是由多个分散晶振组成的。这种方法会引起系统多个时钟源间的干扰,时钟电路设计复杂,同时使物料成本、库存管理和设计资源的成本居高不下。 　　先进电子系统功能与特性的整合在持续快速发展,这导致了很多系统设计包含了多种电路块,需要多个时钟源,因此对时钟网络设计提出了很高的要求。多种电路块的时钟源如表1所示。 　　进入新的多PLL(锁相环)时代,可编程时钟通过采用JTAG和I2C行业标准接口,加上EEPROM(非易失性存储器)就可以解决这种对多时钟源的需求问题。 　　可编程时钟发生器IDT5V9885为系统提供了动态改变频率的方法,具有多达6路的输出,输出频率范围从4.9KHz到500MHz,具有较宽的频率范围,在系统中能够很好的解决对多时钟源的需求问题。IDT5V9885提供用户完全可编程的创新的3-PPL架构,这种PLL架构更容易为客户提供通用性和高性能的完美组合。PLL的输入由外部参考时钟(1MHz～400MHz)或外部晶振(8MHz～50MHz)提供,具有较宽的输入时钟频率范围。其串行接口JTAG和I2C便于对输出频率进行编程控制,具有三态输出控制使能。3.3V供电、低功耗、小体积使其适用于功耗和空间要求高的应用场合,它所具有的动态改变输出频率的能力,给设计者提供了灵活的设计自由度,缩短了设计所耗费的时间,降低了设计资源成本。 　　 　　二、IDT5V9885的结构和工作原理 　　 　　(一)原理结构图及主要引脚功能表 　　IDT5V9885的原理结构如图1所示,主要引脚功能如表2所示。 　　IDT5V9885主要包含3个可独立编程的PLLs,1个多路选择器,1个多路I/O模块、可编程控制模块,1个集成的非易失性EEPROM等。 　　两个输入时钟CLKIN、XTALIN/REFIN,可以通过自动或手动两种方式进行脉冲转换。通过在可编程寄存器中设定管脚GIN5/CLK_SEL的高低电平来选择两个输入时钟中的任何一个作为主要输入时钟。 　　IDT5V9885共有6路时钟输出,其中OUT1可以作为编程输出也可以作为参考时钟的缓冲输出,OUT2,OUT3,OUT6是可编程单端输出,OUT4、OUT5可配置为单端输出或者一对差分输出,输出的电平为LVDS或LVPECL,所有的时钟作为单端输出时,输出电平都为LVTTL电平。OUT2～OUT6前端具有10bit的后分频器,OUT1则不具有。 　　IDT5V9885通过JTAG或者Isup2;C接口进行编程。根据输出时钟的要求用户可以在SVF(串行向量格式文件)中设定编程字的值,通过Isup2;C或者JTAG接口把编程字写入相应可编程模块的寄存器中,对IDT5V9885进行编程,再次上电时不必对这个器件重新进行编程,用户可通过内置集成的非易失性EEPROM保存或是恢复器件的配置。此器件用到了JTAG边界扫描技术。 　　3-PLL结构是此器件中最重要的部分,通过设定PLL中的参数值可以得到具有最小时钟抖动和最优速度的输出时钟。 　　 　　(二)PLL结构、功能及参数设置 　　1.PLL的组成结构及功能 　　PLL的组成结构如图2所示,每个PLL包括1个8bit的预分频器、1个12bit倍频器、1个VCO(压控振荡器)和1个环路滤波器。 　　PLL0、PLL1有整数和小数分频功能,具有可选扩展频谱调制器,用于扩展频率和比率的完整的可编程功能,该功能可最大限度地减少时钟信号引起的EMI(电磁干扰),并使系统设计满足严格的规范要求。 　　PLL2只有整数分频功能,不具有扩展频谱调制器。 　　VCO的频率范围从10MHz到1200MHz,可从单一输入频率得到几乎任何时钟调节比率的组合。为了得到较小的减小时钟抖动,建议把VCO的输出频率设置为最大,然后再通过分频得到所需的输出频率。 　　2.PLL的参数设置