基于HY940行车录音仪实时时钟系统的研究.docVIP

基于HY940行车录音仪实时时钟系统的研究.doc

  1. 1、本文档被系统程序自动判定探测到侵权嫌疑,本站暂时做下架处理。
  2. 2、如果您确认为侵权,可联系本站左侧在线QQ客服请求删除。我们会保证在24小时内做出处理,应急电话:400-050-0827。
  3. 3、此文档由网友上传,因疑似侵权的原因,本站不提供该文档下载,只提供部分内容试读。如果您是出版社/作者,看到后可认领文档,您也可以联系本站进行批量认领。
查看更多
基于HY940行车录音仪实时时钟系统的研究

基于HY940行车录音仪实时时钟系统的研究   摘要:本文以北京恒业公司HY940行车录音仪为基础,根据其在应用中存在时钟漂移,经常出现时钟走时不准确这一现象,充分利用通信传输设备具有高精度时钟的优点,对现有设备进行改进,在不改变原有设计的基础上,增加了部分硬件及软件,使之能自动对传输设备的时钟进行同步,增加了实时时钟的精度,减轻了维护人员的工作量。   关键词:实时时钟 准确度 同步 计数器   中图分类号:TN492 文献标识码:A 文章编号:1007-9416(2014)09-0067-02   Abstract:This paper is based on Train Recorder made by Hengye Co.ltd.Beijing,considering that it exits clock drifting and timing is not accuracy in practice.It makes the best of high accurate clock supplied by transmission equipment of communications,improving existing devices and not changing the original designed constructure. Some hardware and software are partly added in this thesis,in order to synchronizing the clock outputed by transmission devices leading to increase the accuracy of the real time clock,alleviating the workload of maintainer.   Key Words:real time clock;accuracy;synchronization;counter   1 引言   安全是铁路运输永恒的主题。及时对行车过程中调度指挥系统的通话进行记录和保存,是做好铁路安全工作的一个重要组成部分。对行车安全事故进行分析、处理和总结,制定出相应的安全防范措施,是安全风险防范的重要内容之一。在事故分析中,时间、地点、原因、处理过程、影响范围这五大因素是必须要详细地加以分析。时间的准确与否对事故的分析与定责,起着举足轻重的作用。在铁路运输系统中,主要使用北京恒业公司生产的HY940语音记录仪。HY940语音记录仪因其性能稳定,故障率低,通道多,多路电源输入,具有声控及电控录音功能,外置灵活可扩展的不同容量的存储卡,具有较高性价比而广泛地为铁路部门所采用。但是由于行车录音仪只是设置在车站行车室机房内,相对于其他设备来说,数量较少且分布点分散。虽然可以通过网络进行管理,但是,由于行车录音仪本身属于低成本产品,加之故障率又较低,所以一直没有建立网管系统。由于HY940行车录音仪实时时钟处于自同步状态,这就难免会产生时钟漂移,而且铁路局最近又新下发了文件,规定时间误差不得超过30秒,这使得设备维护人员,频繁地赶往各个车站去对时钟进行校准,增加了人员的劳动量,浪费了人力、物力和财力。   本文以HY940行车录音仪实时时钟系统为例,针对该系统中存在的缺点,结合铁路车站通信机房设置SDH传输设备并且具有2MHZ和2Mbit/s时钟输出这一特殊性能,对HY940行车录音仪实时系统进行了改进,使之能够自动对传输设备的2MHZ和2Mbit/s时钟进行同步,这样可以大大减轻了设备维护人员的工作量。   2 HY940行车录音仪实时时钟系统简介   HY940行车录音仪实时时钟系统主要构成如图1所示。该系统主要采用美国DALLAS公司生产的DS1302芯片,该芯片具有使用两路电源功能,具有涓细电流充电能力以及较低的功耗,可为掉电保护电源提供可编程的充电功能,而且可以关闭充电功能。能对年、月、日、周、时、分、秒进行计时,而且具有闰年补偿功能。系统采用 32.768KHZ普通晶振给系统提供定时。DS1302与主控制器之间简单地采用同步串行方式进行通信。主要利用三条线:RES复位;I/O数据线;SCLK串行时钟。时钟内RAM数据的读写以一个或者多达31个字节的字符组方式进行通信。   3 硬件设计   本文中硬件设计的主要思路是:对原有的硬件电路不做修改与删除,只是在原电路的基础上新增一些电路,对SDH传输设备提供的时钟信号进行分频与计数,最终输出1Bit/s数字脉冲,然后连接至主控制器的中断输入端,由主控制器进行处理,同时,由主控制器每隔24小时对分频与计数电路进行复位与清零。设计

您可能关注的文档

文档评论(0)

bokegood + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档