40nm CMOS工艺PCIE2.0数据收发器设计演示文稿.ppt

发送器电源设计 （4）多电压产生与选择电路 运放OP1为误差放大器EA（Error amplifier）、PMOS管为调整管、由基准电压电路提供的参考电压Vref，电阻R1、R2和R3组成的反馈网络。 通过设计使运放增益足够大，则负反馈运放的两个输入端成为“虚短”，因此可得： VOHref 950mV 850mV 750mV 700mV VOLref 150mV 250mV 350mV 400mV (1)多电压产生电路基本结构图 (2)多电压产生与选择电路输出 发送器电源设计 （4）多电压产生与选择电路 (1)多电压选择电路 (2)多电压选择电路实现逻辑 控制端口为TX_margin1和TX_margin0,同时控制传输选择逻辑，使得VOHref从VOH0--VOH3中四选一，同时VOLref也会选择对应的值。 TX_margin1 TX_margin0 VOHref VOLref 1 1 VOH3 VOL3 1 0 VOH2 VOL2 0 1 VOH1 VOL1 0 0 VOH0 VOL0 发送器电源设计 （4）多电压产生与选择电路 (1)多电压产生与选择电路 (3)仿真波形 （2）发送器电源电路总体仿真 目录： 一、选题依据及研究背景 二、研究内容 三、8b/10b编解码器设计 四、串行数据发送器设计 五、发送器电源设计 六、串行数据接收器设计 七、总结与展望 2）系统总体框图 接收器主要是为了将发送器发过来的经过8b/10b编码的低压差分信号进行放大、均衡和整形，便于后级CDR的处理。 接收器设计框图 六、串行数据接收器设计 设计工艺 SMIC 40nm 耦合方式 AC耦合 接收数据率 5Gbps 差分输入阻抗 100欧姆 功耗 ≤5mw 接收器设计指标 电阻电容网络 输入信号以交流耦合的方式经过电阻电容网络进入前置差分放大器。 通过调整上下电阻的比值进而调整输出信号的分压比，对大摆幅信号的幅度做一定的衰减，以适应各种摆幅的输入信号。输出Vout= Vi* R3/（R2+R3），这样可以灵活调整R3/（R2+R3）的比值，来适应各种摆幅的输入信号。 另一方面，通过保持上下电阻的阻值之和为100欧姆，接收机的差分输入阻抗保持为100欧姆，从而满足阻抗匹配的要求。 M1、M2构成共模偏置电路，为交流耦合进差分接收机内部的信号加上合适的共模偏置电压。 前置放大级 前置放大级电路实质上是一个差分放大器 高频补偿电路 高频补偿电路实质上是一个采用源极负反馈的共源放大器，负反馈电路为一个电容电阻网络。 低频时，电容阻抗特别大，电阻其主要作用；高频时，电容阻抗特别小，电容起主要作用。 根据高低频时负反馈的强度不一样，从而实现高频增益大于低频增益，达到高频补偿的目的。 为了增加高频补偿电路的高频补偿能力，将高频补偿电路的差分输入对管的漏端所接的电阻换成电感，利用电感的阻抗频率特性，可以进一步增大电路的高频补偿能力。 为了克服实际电感面积大的缺点，设计中准备采用有源电感，利用源级跟随器的输出阻抗呈电感特性的特点，可以利用有源电感作负载。 输出整形电路 输出整形电路主要是推挽放大器以及一部分辅助电路用来克服工艺偏差，调节高频补偿电路的频率补偿点。 差分接收机的仿真 电压源采用随机数据的方波电压，用来模拟发射机发送过来的数据。 其中最长的连续1或0的个数为5，用来模拟经过8b/10b编码后的数据。 电阻电容用来构建一个低通滤波器，用来模拟传输线上的损耗。 差分接收机的仿真波形 随机差分方波信号 经过衰减后的数据信号 经过衰减后的数据信号的眼图 差分接收机的仿真波形 tt情况下输出波形眼图 如右图可见，经过接收机处理后的信号眼图的张开程度较大； 输出电平接近0~VDD，而且抖动较小。 Thank you 从上到下的顺序，信号单端峰峰值摆幅分别为400mV，300mV，200mV，150mV。这个四种摆幅的信号共同的特征是信号速率都为6.25Gbps，共模电压都为550mV * * 输入数据由低电平向高电平跳变时，ctrn输出脉冲宽度为λ的高电平脉冲，导通预加重mos管MN；当输入数据由高电平向低电平跳变时候，ctrp输出脉冲宽度为λ的低电平脉冲，导通预加重mos管MP。MN和MP的导通产生预加重电流注入到输出端（OUT+/OUT-）对输出信号进行预加重。 * * 常见的方案有两种：一种方案是是利用工作在亚阈值状态的mos管栅-源电压VGS或者阈值电压Vth（具有负温度特性）和mos管栅-源电压VGS1和VGS2之差ΔVGS（具有正温度特性），利用这种方案形成的电路常被称为亚阈值基准电路