多核系统中基于 NoC 通信竞争的静态节能调度算法的研究-计算机应用技术专业论文.docxVIP

多核系统中基于 NoC 通信竞争的静态节能调度算法的研究-计算机应用技术专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
多核系统中基于 NoC 通信竞争的静态节能调度算法的研究-计算机应用技术专业论文

独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知,除文中已经标明引用的内容外,本论文不包含任何其他 个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集 体,均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名: 日期: 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定,即:学校有权 保留并向国家有关部门或机构送交论文的复印件和电子版,允许论文被查阅和借阅。 本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检 索,可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 本论文属于 保密□, 在 年解密后适用本授权书。 不保密□。 (请在以上方框内打“√”) 学位论文作者签名: 指导教师签名: 日期: 年 月 日 日期: 年 月 日 华 华 中 科 技 大 学 硕 士 学 位 论 文 I I 摘 要 由于集成度越来越高,多核片上系统(MultiProcessor System-on-Chip, MPSoC)的 设计越来越复杂,一个芯片同享一个全局的时钟周期带来了很多问题,特别是能量 消耗。在芯片设计中使用片上网络片上网络(Network-on-Chip, NoC)替代总线结构, 使系统模块通过网络相互通信,可以有效的在高性能电路中减少能量消耗。 目前, 对多核架构 NoC 系统节能的研究,多忽略通信竞争和网络延迟而达到较好的节能 性能,但系统在实际运行中,利用 DVFS 调节电压/频率时可能会造成任务调度错 失截止期,由过长的调度时间产生额外的能量消耗。 研究基于 NoC 的多核系统建立研究模型,提出一个解决通信竞争的节能实时 调度算法,有效地减少了系统级的能耗,并同时满足了任务的实时性要求。算法 分为三个步骤,首先基于表调度算法将任务映射到计算核上;然后,确定任务之 间数据通信的路由路径及优先权,并为通信链路预分配时间槽;最后,不断调整 电压,计算各计算核与网络链路的速度,使在满足任务实时可调度的前提下,电 压最小。算法同时满足了任务的截止期和系统节能的要求。 实验结果表明,算法在满足任务截止期条件下,有效地提高了实时任务调度的 节能性能。 关键词:节能,片上网络,实时任务调度,通信竞争,多核系统 II II Abstract Due to high levels of integration and complexity, the design of multi-core SoCs has become increasingly challenging. In particular, energy consumption and distributing a sigle global clock signal throughout a chip hava become major design bottlenecks. Using on-chip interconnection networks in place of ad-hoc gloal wiring structures the top level wires on a chip and facilitates modular design. With this apporach, system modules communicate by sending packets to one another over the network. The structured network wiring enable the use of high-performance circuits to reduce the energy consumption. Currently, the communication contection and network latency are often overlooked to achieve better energy consumption performance in the research of energy-efficient of NoC-based multicore architecture. But in the actual systems, regulating voltage/frequency by DVFS may result in missed deadline of the scheduling. The additional schedule length may generate more energ

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档