槽型高压低功耗横向MOSFET分析-微电子学与固体电子学专业论文.docxVIP

STUDY OF TRENCH TYPE HIGH VOLTAGE LATERAL MOSFET WITH LOW POWER CONSUMPTION A Master Thesis Submitted to University of Electronic Science and Technology of China Major: Microelectronics and Solid State Electronics Author: Qing Xu Advisor: Professor Xiaorong Luo School: School of Microelectronics and Solid-State Electronics 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘 摘 要 摘 要 横向 双 扩 散 金 属 - 氧 化 物 - 半 导 体 场 效 应 晶 体 管 （ Lateral Double-diffused Metal-Oxide-Semiconductor Field Effect Transistor，LDMOSFET）作为功率集成电 路（Power Integrated Circuit，PIC）中的核心器件，具有易集成、驱动功率小、负 温度系数等优点，多年来一直朝着高击穿电压（Breakdown Voltage，BV）和低比 导通电阻（Specific On-Resistance，Ron,sp）的方向发展。较高的击穿电压需要器件 具有较长的漂移区长度和较低的漂移区掺杂浓度，这导致器件具有较高的导通电 阻。击穿电压和比导通电阻之间的这一矛盾关系，就是困扰业界的“硅极限”问 题。为缓解“硅极限”问题，本文提出了三种击穿电压600V 的槽型高压 LDMOS 器件。 （1）具有埋 P 层的槽型高压 LDMOS（trench LDMOS with buried P-layer，BP TLDMOS）器件。通过仿真优化，在介质槽宽为 9μm 和介质槽深为 18μm 的尺寸 参数下获得了击穿电压为 685V 的 BP TLDMOS 器件，其比导通电阻为 44.5mΩ?cm2。 在相同的器件尺寸参数下，与常规槽型（convertional trench LDMOS，C-TLDMOS） 器件相比，BP TLDMOS 击穿电压提高 67%，比导通电阻降低 91%。 （2）具有变 k 介质槽的高压 LDMOS（trench LDMOS with variable-k dielectric trench，VK TLDMOS）器件。仿真结果表明，在介质槽宽和槽深分别为 6μm 和 18μm 的尺寸参数下获得了击穿电压为 658V，比导通电阻为 25.1mΩ?cm2 的 VK TLDMOS 器件。在相同的器件尺寸参数下，与常规的 P-TLDMOS 器件（介质槽均匀填充 SiO2， 带有 P 条的槽型 LDMOS 器件）相比，VK TLDMOS 器件的击穿电压提高 25.8%， 比导通电阻仅增加了 3.7%。 （3）具有变 k 介质槽和埋 P 层的高压 LDMOS（trench LDMOS with variable-k dielectric trench and buried P-layer，VKBP TLDMOS）器件。仿真结果表明，在介 质槽宽为 7μm 和介质槽深为 18μm 的尺寸参数下，其击穿电压为 703V，比导通电 阻为 42.1mΩ?cm2。 关键词：沟槽技术，RESURF，击穿电压，比导通电阻 I ABSTRACT ABSTRACT ABSTRACT As the key devices of the power integrated circuits (PICs), lateral double-diffused metal-oxide-semiconductor field