ch4时钟及电源高效管理.pptVIP

ARM 时钟体系结构 4.2 S3C2410电源管理模式 时钟分配图 电源管理模式转换图 各种模式下时钟和电源状态 正常模式 空闲模式 低速模式 休眠模式 休眠模式 休眠模式 电源VDDi和VDDiarm的控制 4.3 相关特殊功能寄存器 PLL锁定时间计数器(LOCKTIME)  PLL控制寄存器(MPLLCON 和UPLLCON) PLL控制寄存器(MPLLCON 和UPLLCON) 时钟控制寄存器(CLKCON) 时钟控制寄存器(CLKCON) 时钟控制寄存器(CLKCON) 低速时钟控制寄存器(CLKSLOW) 低速时钟控制寄存器(CLKSLOW) 时钟分频控制寄存器(CLKDIVN) 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 4.4常用单元电路设计 晶振电路设计 晶振电路设计 以OM[3:2]均接地的方式为例，即采用外部振荡器提供系统时钟。外部振荡器由10-20MHz晶振和2个15-20PF的电容组成。振荡电路输出接到S32410X微处理器的XTIP11脚，输入由XTOP11提供。如果是15MHz的晶振，经过S3C2410X片内的PLL电路倍频后，最高可达203MHz。由于片内的PLL电路