EA电路仿真设计软件设计报告.docVIP

EDA电路仿真设计软件 设计报告 班级 姓名 学号 专业 学院信息科学与电气工程学院 2013年11月 设计课题:单只数码管循环显示。 设计要求:设计一个电路，反复将0~9的段码送至P0口，使 字0~9循环显示。 芯片介绍： AT89C51是美国ATMEL公司生产的低电压，高性能CM0S8位单 片机，片内含4k bytes的可反复擦写的只读程序存储器（PER0M） 和128 bytes的随机存取数据存储器（RAM）,器件采用ATMEL公司 的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统， 片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大 AT89C51单片机可为您提供许多高性价比的应用场合，可灵活应 用于各种控制领域. AT89C51提供以下标准功能：4k字节Flash闪速存储器，128 字节内部RAM，32个I/O口线，两个16位定时/计数器，一个5 向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟 电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软 件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM, 定时/计数器，串行通信口及中断系统继续工作。掉电方式保存 RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到 下一个硬件复位。 管脚说明： VCC：供电电压。 GND：接地。 PO 口： PO 口为一个8位漏级开路双向I/O 口，每脚可吸收8TTL门电 流。当n 口的管脚第一次写1时，被定义为高阻输入。P0能够用 于外部程序数据存储器，它可以被定义为数据/地址的第八位。 在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时， P0输出原码，此时P0外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的8位双向I/O口，P1 口缓冲 器能接收输出4TTL门电流。Pin管脚写入1后，被内部上拉为高， 可用作输入，P1 口被外部下拉为低电平时，将输出电流，这是由 于内部上拉的缘故。在FLASH编程和校验时，P1 口作为第八位地 址接收。 P2口： P2门为一个内部上拉电阻的8位双向1/0门，P2门缓冲器可 接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部 上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被 外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于 外部程序存储器或16位地址外部数据存储器进行存取时，P2口输 出地址的高八位。在给出地址“1”时，它利用内部上拉优势， 当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能 寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号 和控制信号。 P3口： P3口管脚是8个带内部上拉电阻的双向 I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被 内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低 电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3 口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚 备选功能P3. ORXD（串行输入口）P3. 1 TXD（串行输出口）P3. 2 /INTO （外部中断0） P3. 3/INT1 （外部中断1） P3. 4 T0 （记时器0外部输入）P3. 5 T1 （记时器1外部输入）P3. 6/WR （外部数据存储器写选通）P3.7 /RD （外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周 期的高电平时间。 ALE/PROG:当访问外部存储器时，地址锁存允许的输出电平用于 锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程 脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频 率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于 定时目的。然而要注意的是：每当用作外部数据存储器时，将跳 过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此 时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该 引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位 无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指 期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器 时，这两次有效的/PSEN信号将不出现 /EA/VPP:当/EA保持低电平时，则在此期间外部程序存储器 (OOOOH-FFFFH),不管是否有内部程序存储器。注意加密方式1 时，/EA将内部锁定为RESET;当/EA端保持高电平时，此间内部 程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源 (VPP)。 XTAL1：反向振荡放大