高级加密标准的简洁紧凑型硬件实现-通信与信息系统专业论文.docxVIP

武汉理工大学硕士学位论文摘要 武汉理工大学硕士学位论文 摘要 高效、可靠、简洁紧凑型的高级加密标准(AlES：Advanced Encryption Standard)算法实现系统，是非常适用于未来低端小型的嵌入式应用的。本文设 计和实现了一套完整的紧凑型AES算法加密和解密系统。 基于0．18岫CMOS技术，研究了各种类型的紧凑型AES系统结构。首先， 探索了一种新的AES s-box的硬件数字实现方案。这种新的实现方法正是基于 AES算法中s-box输出的布尔函数具有线性冗余性的新发现。虽然新的电路系统 的面积非常小，但同时系统的速度也减慢了。 在s-box研究结果的基础上，完成了一套完整的AES加密．解密系统。实现 了不带密钥扩展的循环结构的加密系统，并且分别将三种不同的简洁紧凑型 s-box运用到这个结构中。在比较了六种实现方案的结果后，发现利用四个基于 GF(24)域算术运算的s-box的实现方案在速度和面积的平衡方面做得最好。因 此，基于这样四个GF(24)域算术运算的s-box的实现方案下完成了一套完整 的，带有密钥扩展的、简洁紧凑型的、AES加密．解密系统。 最后实现的AES加密．解密系统电路面积最小只需要7．5k电路门，数据通道 延迟为19．26ns，系统的最高时钟频率为51．9 MHz，数据输出率为132．92 Mbps。 关键词：高级加密算法，硬件实现，加密，解密，嵌入式应用 武汉理工大学硕士学位论文Abstract 武汉理工大学硕士学位论文 Abstract A compact，efficient and highIy reliable implementation of the Advanccxi Encryption Standard(AES)is the desirable eneryption core for any practical low-and embedded application．In this thesis we design and implement a compact hardwiLre AES encryption and decryption system． We investigate Various architectures for compact AES implementations in O．18 Ilm CMOS technology．We first explore a n洲compact digital hardware implementation of the AES s-boxes applymg the discovery of linear redundancy in the AES s-boxes．Although the new circuit has a small size，the speed of this implementation is also reduced． Encryption architectures without kcy scheduling that employ four s-boxes and only ore S-boX are implementeA using the new AES s-boxes，as well as based on other compact s-box structures．The comparison of the implementations based OIl different architectures and s-box structures indicates that the implementation using four s-boxes based 011 arithmetic operations in GF(24)has the best trade-off of area and speed．Therefore， using this s-box implementation, a complete eneryption-dccryption architecture with key scheduling employing the four s-box stnmmre is implemented． The complete compact enerypfion-decrypfion system has a small size requiring about 7．5K gates and the throughpm ofthe circuit is 132．92 Mbps． Keywordk：Advanced Eneryption