高速OFDM接收机中分时ADC技术研究-通信与信息系统专业论文.docxVIP

万方数据 万方数据 HIGH SPEED OFDM RECEIVERS WITH TIME-INTERLEAVED ADCS A Master Thesis Submitted to University of Electronic Science and Technology of China Major: Communication and Information System Author: Shen Jian Advisor: Associate Prof. Yan Bo School : School of Communication Information Engineer 万方数据 万方数据 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘要 摘要 万方数据 万方数据 摘 要 在现代通信系统中，绝大多数接收机都基于数字信号处理器。传输速率达几 Gsps 的通信系统，需要高速高精度的模数转换器（ADC）。由于工艺等限制，单个 ADC 无法同时实现高速高精度，一种比较有效的方法是利用若干个低速高精度的 子 ADC 并行组成高速高精度 ADC。然而分时 ADC 中失配误差的存在严重影响了 整体的性能，本文对分时 ADC 失配误差的校准从模块级、系统级校准两个方面分 别进行了研究。 首先，分析了分时 ADC 失配误差在 OFDM 接收机中的误差建模及失配误差 对接收机性能的影响。同时阐述了子 ADC 数目与子载波数目的关系对均衡器设计 的影响。 其次，研究了分时 ADC 失配误差的模块级校准，利用子 ADC 间的相关性完 成了失配误差的估计，并通过完美重构完成了失配误差的校准。同时设计了基于 FPGA 的 4 路 12 比特 400MHz 的分时 ADC 时钟、增益误差的校准电路，Modelsim 仿真和 FPGA 验证均表明，经过校准电路后分时 ADC 的无杂散动态范围（SFDR） 提高 40dB 以上。 最后，研究了分时 ADC 失配误差的系统级校准，将分时 ADC 看做信道的一 部分，进而失配误差的校准与信道均衡可以同时在均衡器中完成。Matlab 仿真表 明，失配误差经系统级校准后，接收机的误比特率与没有失配误差情况下的误比 特率比较接近。 关键词：分时模数转换器，正交频分复用，数字校准，模块级，系统级 I AB ABSTRACT 万方数据 万方数据 ABSTRACT With the rapid development of communications, most receiver functionalities are implemented in digital signal processing (DSP) after analog to digital conversion. To realize multi-Gigabit communication systems requires analog-to-digital conversions (ADCs) with high sampling rate and output resolution. A promising approach to realize such ADCs at reasonable power consumption is to employ a time-interleaved (TI) architecture with slower (but power-efficient) sub-ADCs in parallel. However, mismatch among the sub-ADCs, if left uncompensated, can cause error floors in receiver performance. In this thesis, we investigate the mismatch c