基于SPARC V8的SoC原型验证系统研究-电子科学与技术;物理电子学专业论文.docxVIP

南开大学学位论文原创性声明本人郑重声明：所呈交的学位论文，是本人在导师指导下进行研究工作所 南开大学学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师指导下进行研究工作所 取得的研究成果。除文中已经注明引用的内容外，本学位论文的研究成果不包 含任何他人创作的、已公开发表或者没有公开发表的作品的内容。对本论文所 涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明。本 学位论文原创性声明的法律责任由本人承担。 学位论文作者签名： 高明 2011年5月30日 非公开学位论文标注说明 (本页表中填写内容须打印) 根据南开大学有关规定，非公开学位论文须经指导教师同意、作者本人申 请和相关部门批准方能标注。未经批准的均为公开学位论文，公开学位论文本 说明为空白。 论文题目 申请密级 口限制(≤2年) 口秘密(≤10年) 口机密(≤20年) 保密期限 20 年 月 日至20 年 月 日 审批表编号 批准日期 20 年 月 日 南开大学学位评定委员会办公室盖章(有效) 注：限制★2年(可少于2年)：秘密★10年(可少于10年)：机密★20年(可少于20年) 摘要摘要 摘要 摘要 随着集成电路制造工艺和设计能力的快速发展，SoC的规模和功能在急剧膨 胀。虽然在强大的CAD(Computer Aided Design)工具的帮助下，设计时间在 不断缩短，但是验证时间却成指数增长。目前SoC芯片的一次投片成功率只有 35％左右，造成芯片重复投片的主要原因就是验证不充分。在SoC设计过程中， 验证需要投入的资源占整个设计资源的60％N 80％。在上市时间的压力下，验证 已经成为当前整个设计流程的主要瓶颈。 SoC芯片功能日益复杂，片上集成的外设数目越来越多，传统的仿真验证非 常耗时，已不能适应芯片开发周期日益缩短的要求。FPGA提供了快速原型建模 的条件，基于FPGA开发的SoC原型验证系统的运行速度接近于真实芯片，逐渐成 为验证人员的首选。本论文以北京微电子技术研究所研发设计的一款基于SPARC V8的SoC为对象，对基于SPARC V8的SoC可重用自动原型验证系统进行了研究， 并完成了原型验证系统的搭建以及SoC原型验证工作。 本论文主要完成了以下工作： 1．分析基于SPARC V8的SoC的体系结构，包括处理器内核，片内总线，高 速串行总线接口，定时器，计数器，UART等基本外设。 2．根据基于SPARC V8的SoC的结构特点，搭建可重用自动原型验证系统。 3．利用原型验证系统对SoC进行自动化验证，分析验证结果，进行问题总 结与改进。 关键词：SPARC V8 SoC原型验证可重用自动化 AbstractAbstract Abstract Abstract With the rapid developments of Integrated Circuits(IC)manufacturing technologies and design capability,the scale and functions expand continuously and sharply,although design time Can be shorted by using modern powerful CAD(Computer Aided Design)tools，verification time grows exponentially．The probability of the first SUCCeSsful tap out is only about 35％at present，and the main reason to cause unsuccessfully tape out is that the verification is not complete．At present the resource of verification accounts for 60％or even more 80％of the whole resource of design,under time-to-market pressure，verification become more and more important,and verification of complex system has become one of the bottlenecks in modern design flows． The functions of SoC chip 8a0 becoming more and more complex，and t