C55x应用系统的硬件设计.ppt

C55x应用系统的硬件设计 本章内容提要 硬件设计概述 DSP系统的基本电路设计 外部存储器扩展 C55x与A/D和D/A转换器的接口 电路的抗干扰设计技术 设计实例：数字式有源抗噪声耳罩 9.1 硬件设计概述 DSP系统硬件设计流程 1.确定硬件整体方案 根据系统设计要求确定设计目标，统筹考虑硬件和软件分工，在综合考虑系统的性能指标、算法需求、体积、功耗、成本以及工期等因素的基础上，确定硬件整体设计方案，并画出硬件系统整体框图 2.确定硬件模块具体实现方案 DSP芯片的选择 综合考虑运算速度、片上资源、价格、外设配置等 存储器扩展电路的设计 考虑存储器映射地址、存储器容量和存取速度等 常用的存储器有ROM、FLASH、SRAM、SBSRAM和SDRAM等，可以根据工作频率、存储容量、位长、接口方式和工作电压来选择 模拟数字混合电路的设计 根据设计要求，综合考虑转换速度、精度、通道数以及是否要求片上自带采样器、多路选择器、基准电源等因素，来选择ADC、DAC的型号 逻辑控制电路的设计 包括译码、状态控制、同步控制等 系统的逻辑控制通常采用可编程逻辑器件（CPLD或FPGA）来实现 通信接口的设计 主要根据系统对通信速率的要求来选择通信方式 对VC5509A和VC5510来讲，总线的数据传输速率可以从10~400Kb/s，McBSP的最高频率可达CPU时钟频率的1/2，若要求过高可考虑通过总线进行通信 人机接口的设计 常用的人机接口主要有键盘和显示器 可以通过与其它单片机的通信来构成，也可以与DSP芯片经FPGA/CPLD构成 电源和时钟电路的设计 主要考虑电压的高低和电流的大小，既要满足电压的匹配，又要满足电流容量的要求 3．原理图设计 原理图的设计是关键的一步 必须清楚地了解器件的特性、使用方法和系统的开发 必要时可对单元电路进行功能仿真甚至进行实验测试 4. PCB设计 数字器件正朝着高速低功耗、小体积、高抗干扰性的方向发展，这一发展趋势对印刷电路板的设计提出了很多新要求。由于DSP 指令周期为ns 级，高频特性已经非常明显，这就要求设计人员既要熟悉系统的工作原理，还要清楚硬件系统的抗干扰技术、布线工艺和系统结构设计 必要时采用多层板进行PCB设计，以提高布通率和抗噪声性能，保证信号的完整性 5. 硬件调试 主要步骤： 拿到PCB板后，首先应检查是否同电路板图一致，对于重要的点和线（特别是电源、地）要用万用表进行测试，确保连接正确 对所用的元器件进行质量检查 按照印刷电路板上的器件名称、标识焊接好各个元器件 采用硬件仿真器和万用表、示波器、信号发生器等对硬件电路电器系统测试，看是否能正常工作。通常应对不同功能模块编写出相应的测试程序 9.2 DSP系统的基本电路设计 JTAG接口 电源电路 复位电路 时钟信号的产生 9.2.1 JTAG接口 JTAG（Joint Test Action Group）接口电路与IEEE 1149.1标准给出的扫描逻辑电路一致，用于仿真和测试，完成DSP芯片的操作测试 TI公司14引脚JTAG仿真接口的引脚： 图9-4 DSP与JTAG仿真器连接图1 在大多数情况下，只要芯片和仿真器之间的连接电缆不超过6in，就可以采用图9-4所示的接法。需要将DSP的EMU0和EMU1 脚用电阻上拉，阻值取4.7或10 。 图9-5 DSP与JTAG仿真器连接图2 当仿真器和JTAG目标芯片之间的距离超过6in时，仿真器需要缓冲，宜采用图9-5所示的接法 9.2.2 电源电路 C55x系列DSP芯片通常采用低电压设计，双电源供电，即内核电源和I/O电源 I/O电源主要供I/O接口使用， VC5509A取3.3V 内核电源主要为芯片的内部逻辑提供电压，VC55 09A取1.6V DSP芯片的电流消耗主要取决于器件的激活度 内核电源所消耗的电流主要取决于CPU的激活度，外设消耗的电流主要取决于正在工作的外设及其速度 外设消耗的电流通常比较小的 时钟电路也消耗一小部分电流，而且是恒定的，与CPU和外设的激活度无关 I/O电源仅为外设接口引脚提供电压，消耗的电流取决于外部输出的速度、数量以及输出端的负载电容 2.电源芯片概况 目前产生所需电源的芯片较多，如Maxim公司的MAX604、MAX748，TI公司的TPS72xx系列、TPS73xx和TPS76xx系列 线性稳压芯片：其特点是使用简单，电源纹波较低，对系统的干扰较低。如果系统对功耗要求不高时可以使用。 开关电源芯片：效率可以达到90％以上，但是产生的纹波电压较高，且开关振荡频率在几赫兹到几百赫兹的范围，易对系统产生较大干扰 3. 典型电源设计方案 图9-7 TPS7301产生可调电压的单电源 图9-8 TPS767D3