基于dct顺序模式的jpeg编码器的硬件设计-电子与通信工程专业论文.docxVIP

  • 4
  • 0
  • 约6.4万字
  • 约 84页
  • 2019-01-09 发布于上海
  • 举报

基于dct顺序模式的jpeg编码器的硬件设计-电子与通信工程专业论文.docx

基于dct顺序模式的jpeg编码器的硬件设计-电子与通信工程专业论文

论文独创性声明本论文是我个人在导师指导下进行的研究工作及取得的研究成果.论文中 论文独创性声明 本论文是我个人在导师指导下进行的研究工作及取得的研究成果.论文中 除了特别加以标注和致谢的地方外.不包含其他人或其它机构已经发表或撰写 过的研究成果.其他同志对本研究的启发和所做的贡献均已在论文中作了明确 的声明并表示了谢意. 作者签名 日期:塑鱼!坚!矿7 论文使用授权声明 本人完全了解复旦大学有关保留、使用学位论文的规定.即:学校有权保 留送交论文的复印件.允许论文被查阅和借阅:学校可以公布论文的全部或部 分内容,可以采用影印、缩印或其它复制手段保存论文.保密的论文在解密后 遵守此规定. 锚f斌 /I、,。 f∥{f^ 1 l,J 导师签名:』蚰::.!! 作者签名 摘 摘 要 随着微电子技术的高速发展,实时图像处理在多媒体、HDTV、图像通信等 领域有着越柬越广泛的应用。但图像经离散化的数字处理后品质会受到影响;同 时信息量剧增给有限的存储宅间和传输带宽带米困难。冈此对图像进行有效的处 理和压缩是非常重要的,图像压缩/解压的IC芯片已成为多媒体技术的核心,实 现这些算法的芯片的研究也成为信息产业的热点。 JPEG标准是由联合图像专家组丁1 991年提出的静态图像压缩的标准算法 日前得到了广泛的应用。JPEG算法可以将数字图像压缩到12:1甚至100:1 时提是允许刈‘图像进行有损压缩和牺牲图像细节。 本文采用verilog HDL硬件描述语言实现了一个基于离散余弦变换(DcT)的 JPEG编码器,通过改进算法和优化结构,有效地挖掘出算法内存的并行。降。存 JPEG编码器设计中,采用改进的Loefner快速离散余弦变换算法,用流水线结 构解决时M并行性问题,提高了离散余弦变换模块的运算速度;设训了基于CSD 编码的高速乘法器以适应离散余弦变换模块流水线设计的要求;用查表方式完成 了霍夫曼编码模块,依据霍夫曼编码表的规律性,用较少的存储单元完成霍夫曼 编码的运算。此外,还对JPEG解码器的发计进行了讨论,其中Dc 711,IDcT、量 化/逆量化和逆zig—Zag等模块都可以用硬件复用的方法来实现,而对霍夫曼解码 模块的设计也提出了初步的设计思想。 关键字:图像压缩,JPEG标准,离散余弦变换,高速乘法器,穰夫曼编码 中图分类号:rlN402 AbstractWith Abstract With the fast deVelopment of electronic techn0109y,real—time imagc proces西”g is widely used in me field or multimedia,HDVT and image communication But the quality of image be lower after discrete digital operation;and it is dimcult to deal with so many digital signals with limited storage and transfer bandwidLh,therefore. e衔cient processing and compression is needed. The ICs of image compression/decompression become the core of multimedia techniques,while the research about thc algorithm used to design ICs is the new key—point in information indust珥 JPEG standard was raised by IEEE 1 99 1 and is widely used no、u JPEG coding allows digitalimagcs to be stored in a compressed form that achieVes anywhere from 12:1 to 100:l depending on the acceptable 10ss in image quality ofthe compression. The mesis presents an IC dcsign of JPEG coding system based on DCT wjth Verilog HDL language.Throu曲improVing algo rithms and optimizing structures,the utmty of the parallel algorithm is exp

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档